计算芯片及其操作方法技术

本公开涉及计算芯片及其操作方法。提供有一种计算芯片，包括多个计算节点，每个计算节点包括：控制电路，其用于控制该计算节点的操作；运算电路，其连接到控制电路，运算电路从控制电路接收数据，并基于该数据进行运算；路由电路，其连接到控制电路并连接到相邻的计算节点的路由电路，路由电路能够与控制电路进行数据交互，并且能够与相邻的计算节点的路由电路进行数据交互；以及校验电路，其连接到控制电路，校验电路用于对该计算节点进行错误检测和/或纠错。

Computing Chip and Its Operating Method

The present disclosure relates to a computing chip and its operation method. A computing chip is provided, which includes a plurality of computing nodes, each of which includes: a control circuit for controlling the operation of the computing node; an operational circuit connected to the control circuit, which receives data from the control circuit and performs operations based on the data; and a routing circuit which is connected to the control circuit and to the routing circuit of the adjacent computing node. The routing circuit can interact with the control circuit, and with the routing circuit of the adjacent computing node; and the checking circuit, which is connected to the control circuit, is used for error detection and/or correction of the computing node.

【技术实现步骤摘要】
计算芯片及其操作方法
本公开总体而言涉及集成电路领域，具体而言，涉及计算芯片及其操作方法。
技术介绍
随着计算需求的增加，人们对于硬件的计算能力提出了越来越高的要求，并行计算也随之应运而生。为了实现并行计算，现有的计算芯片常采用多核互联的内部架构。但由于用于计算或存储的硬件资源通常采用集中式的设计架构，计算芯片的多个核对资源的使用或访问会是竞争性的，这极大地限制了计算的效率。因此，存在对于具有新颖的架构的计算芯片及其操作方法的需求。
技术实现思路
本公开的一个目的是提供一种新颖的计算芯片及其操作方法。根据本公开的第一方面，提供了一种计算芯片，包括多个计算节点，每个计算节点包括：控制电路，其用于控制该计算节点的操作；运算电路，其连接到所述控制电路，所述运算电路从所述控制电路接收数据，并基于该数据进行运算；路由电路，其连接到所述控制电路并连接到相邻的计算节点的路由电路，所述路由电路能够与控制电路进行数据交互，并且能够与相邻的计算节点的路由电路进行数据交互；以及校验电路，其连接到所述控制电路，所述校验电路用于对该计算节点进行错误检测和/或纠错；其中，每个计算节点与至少一个其他计算节点相邻，并且每个计算节点的路由电路与相邻计算节点的路由电路之间直接连接；其中，每个计算节点的路由电路与任何一个不相邻的计算节点的路由电路之间，通过二者之间的计算节点路径中的计算节点的路由电路而间接连接；并且其中，每个计算节点能够与任何一个其他计算节点进行数据交互。根据本公开的另一个方面，提供了一种用于如前所述的计算芯片的操作方法，该操作方法包括：通过每个计算节点中的校验电路，对该计算节点进行错误检测和/或纠错。通过以下参照附图对本公开的示例性实施例的详细描述，本公开的其它特征及其优点将会变得清楚。附图说明构成说明书的一部分的附图描述了本公开的实施例，并且连同说明书一起用于解释本公开的原理。参照附图，根据下面的详细描述，可以更加清楚地理解本公开，其中：图1例示了一种现有的计算芯片。图2例示了根据本公开的示例性实施例的计算芯片中的三个计算节点的示意图。图3例示了通过检验电路对存储器中的数据进行检测和纠错的一种可能的实现方式。图4例示了根据本公开的示例性实施例的校验电路中的仲裁器的一种可能的实现方式。图5例示了通过检验电路对运算电路进行检测的一种可能的实现方式。图6例示了通过检验电路170对通过路由电路140接收或发送的数据进行检测和纠错的一种可能的实现方式。图7例示了根据本公开的示例性实施例的包括以点阵形式排列的多个计算节点的计算芯片。图8示出了根据本公开的另一个示例性实施例的计算芯片中的三个计算节点的示意图。注意，在以下说明的实施方式中，有时在不同的附图之间共同使用同一附图标记来表示相同部分或具有相同功能的部分，而省略其重复说明。在本说明书中，使用相似的标号和字母表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。为了便于理解，在附图等中所示的各结构的位置、尺寸及范围等有时不表示实际的位置、尺寸及范围等。因此，所公开的专利技术并不限于附图等所公开的位置、尺寸及范围等。具体实施方式图1例示了一种现有的计算芯片10。如图1所示，多个CPU(中央处理器)12连接到同一总线14并通过总线14进行彼此之间的数据交互。多个CPU12还可以通过总线14连接到存储器16并访问存储器16中的数据。由于多个CPU12之间以及CPU12与存储器16之间的数据交互都需要通过总线14来完成，多个数据交互需求可能同时发生，而这会对总线14的占用权限以及存储器16的访问权限产生竞争性的需求，从而降低并行计算架构的效率。对此，本申请的专利技术人希望提出具有全新架构的计算芯片及其操作方法，以实现更高的计算效率。现在将参照附图来详细描述本公开的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本公开的范围。以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本公开及其应用或使用的任何限制。也就是说，本文中的计算芯片及其操作方法是以示例性的方式示出，来说明本公开中的装置或方法的不同实施例，而并非意图限制。本领域的技术人员将会理解，它们仅仅说明可以用来实施本专利技术的示例性方式，而不是穷尽的方式。此外，附图不必按比例绘制，一些特征可能被放大以示出具体组件的细节。对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。图2示出了根据本公开的示例性实施例的计算芯片中的三个计算节点的示意图。根据本公开的示例性实施例的计算芯片100包括多个计算节点，为了简化示意，图2中仅示意性地例示了所述多个计算节点中的三个计算节点110A、110B和110C。本领域的技术人员将理解，图2中示出的计算节点的数量和排列方式仅用作例示，而不意图构成限制，根据本公开的计算芯片100可以包括以任意方式排列的任意数量的计算节点。如图2所示，所述多个计算节点中的每个计算节点可以包括：控制电路120，其用于控制本计算节点的操作；运算电路130，其连接到本计算节点中的控制电路120，并且能够从控制电路120接收数据并基于该数据进行运算；路由电路140，其连接到本计算节点中的控制电路120，并且能够与控制电路120进行数据交互；以及校验电路170，其连接到本计算节点中的控制电路120，并且用于对本计算节点进行错误检测和/或纠错。本领域技术人员将理解，计算节点所包括的多个不同的电路可以是各自独立的硬件模块，也可以是作为整体的硬件中的一部分。例如，在一些实施例中，计算节点中的运算电路130、路由电路140、校验电路170和控制电路120中的一个可以作为另一个的一部分存在，并且计算节点中的运算电路130、路由电路140、校验电路170和控制电路120中的某几个可以作为一个整体存在。例如，在一个实施例中，校验电路170可以是控制电路的120的一部分，并且可以通过控制电路120与运算电路130和路由电路140的直接连接而连接到运算电路130和路由电路140。继续参考图2，每个计算节点的路由电路140还连接到相邻的计算节点的路由电路140，并且能够与相邻的计算节点的路由电路140进行数据交互。在计算芯片100中，每个计算节点与至少一个其他计算节点相邻，并且其路由电路与相邻计算节点的路由电路之间直接连接；每个计算节点的路由电路与任何一个不相邻的计算节点的路由电路之间，通过二者之间的计算节点路径中的计算节点的路由电路而间接连接。通过上述直接连接或者间接连接，每个计算节点都能够与任何一个其他计算节点进行数据交互。在一些实施例中，计算节点之间的直接连接可以通过集成电路中的布线形成。本领域的技术人员将理解，前文所述的计算节点之间的“相邻”，不仅包括计算节点在计算芯片的物理布局中彼此邻近的情况，还包括任意其他方式的“相邻”，例如，在逻辑运算的前后关系上“相邻”等等。因此，“相邻”的判断标准可以根据具体需求来灵活限定。以图2中的三个节点110A、110B和110C作为示例，计算节点110A与计算节点110B相邻，因而其路由电路连接到计算节点110B的路由电本文档来自技高网...

【技术保护点】
1.一种计算芯片，其特征在于，所述计算芯片包括多个计算节点，每个计算节点包括：控制电路，其用于控制该计算节点的操作；运算电路，其连接到所述控制电路，所述运算电路从所述控制电路接收数据，并基于该数据进行运算；路由电路，其连接到所述控制电路并连接到相邻的计算节点的路由电路，所述路由电路能够与控制电路进行数据交互，并且能够与相邻的计算节点的路由电路进行数据交互；以及校验电路，其连接到所述控制电路，所述校验电路用于对该计算节点进行错误检测和/或纠错；其中，每个计算节点与至少一个其他计算节点相邻，并且每个计算节点的路由电路与相邻计算节点的路由电路之间直接连接；其中，每个计算节点的路由电路与任何一个不相邻的计算节点的路由电路之间，通过二者之间的计算节点路径中的计算节点的路由电路而间接连接；并且其中，每个计算节点能够与任何一个其他计算节点进行数据交互。

【技术特征摘要】
1.一种计算芯片，其特征在于，所述计算芯片包括多个计算节点，每个计算节点包括：控制电路，其用于控制该计算节点的操作；运算电路，其连接到所述控制电路，所述运算电路从所述控制电路接收数据，并基于该数据进行运算；路由电路，其连接到所述控制电路并连接到相邻的计算节点的路由电路，所述路由电路能够与控制电路进行数据交互，并且能够与相邻的计算节点的路由电路进行数据交互；以及校验电路，其连接到所述控制电路，所述校验电路用于对该计算节点进行错误检测和/或纠错；其中，每个计算节点与至少一个其他计算节点相邻，并且每个计算节点的路由电路与相邻计算节点的路由电路之间直接连接；其中，每个计算节点的路由电路与任何一个不相邻的计算节点的路由电路之间，通过二者之间的计算节点路径中的计算节点的路由电路而间接连接；并且其中，每个计算节点能够与任何一个其他计算节点进行数据交互。2.根据权利要求1所述的计算芯片，其特征在于，在每个计算节点中，所述校验电路是所述控制电路的一部分。3.根据权利要求1所述的计算芯片...

【专利技术属性】
技术研发人员：范志军，杨作兴，薛可，李楠，王欣，
申请(专利权)人：深圳比特微电子科技有限公司，
类型：发明
国别省市：广东,44