一种三相不平衡监测装置的高速数据采集系统及方法制造方法及图纸

本发明专利技术公开了一种三相不平衡监测装置的高速数据采集系统及方法，用于三相负荷不平衡监测装置内模拟量数据的高速采集，采集方法的步骤为：1）同步时钟模块接收GPS/北斗信号，并将准确的时间信息发送给FPGA模块，2）FPGA模块解析时间数据，根据时间数据生成等间隔的采样启动信号，并将采样启动信号发送给AI模块，3）AI模块接收到FPGA模块的采样启动信号后启动采样，并将采样数据通过LVDS总线发送给FPGA模块，4）FPGA模块读取采样数据并打上时间标签，缓存一个周波的带时间标签的采样数据后发送中断信号给主控模块，5）主控模块响应FPGA模块的中断信号，读取缓存在FPGA模块内的一个周波的带时间标签的采样数据，并进行后续的数据计算及处理。

【技术实现步骤摘要】
一种三相不平衡监测装置的高速数据采集系统及方法
本专利技术涉及一种三相不平衡监测装置的数据采集电路系统，具体涉及一种三相不平衡监测装置的高速数据采集系统及方法，属于电能质量监测领域。
技术介绍
随着社会的发展，电能已在各个行业普遍采用，但与此同时，三相负荷不平衡的现象也越来越突出。三相负荷不平衡会增加线路的输配电线路和变压器的电能损耗，导致配电出力减少，并在配电变压器上产生零序电流，影响电机的运行效率，并可影响用电设备的安全运行。因此，实时监测三相负荷不平衡情况，为三相负荷的平衡改造提供依据是十分必要的。为此，相关专业技术人员研究并专利技术了各种三相负荷不平衡监测装置，但这些监测装置的数据采集电路及方法大多存在着以下缺陷：1）原始采样数据不带精确时标，因为装置的原始采样数据不带有精确的时标，在要求分析电网同一时刻多个安装点的三相负荷平衡情况时，就会存在很大的误差。2）高速数据采集时，电路复杂、抗干扰能力差、扩展能力差，传统的监测装置，一般是模拟量模块和主控模块放置在不同的板卡之间通过并行总线在背板上连接，并行总线往往包含数据线、地址线、控制线等，加起来大概有20多条，导致电路设计异常复杂，只要其中一根线受到干扰则本次的数据采集就会出错，导致装置抗干扰能力差。3）数据计算频次低，由于每次采样中断就中断一次主控模块，导致主控模块将大量的资源消耗在频繁响应中断上，数据计算无法快速完成，数据计算的频次较低，而目前冲击性负荷、暂态负荷、临时性负荷越来越多，这些负荷会引起三相负荷的暂态不平衡，如果计算频次较低将无法有效的捕捉并反应这些情况。
技术实现思路
本专利技术所要解决的技术问题是：克服现有技术中存在的不足，提供一种三相不平衡监测装置的高速数据采集系统及方法，成本低、抗干扰能力强、采样及计算频次高，更快速的跟踪电网三相负荷平衡的变换情况。本专利技术为解决技术问题所采取的技术方案是：一种三相不平衡监测装置的高速数据采集方法，其步骤如下：1）同步时钟模块接收GPS/北斗信号，并将准确的时间信息以IRIG-B码的形式发送给FPGA模块；2）所述FPGA模块解析时间数据，根据时间数据生成等间隔的采样启动信号，并将采样启动信号发送给AI模块；3）所述AI模块接收到所述FPGA模块的采样启动信号后启动采样，并将采样数据通过LVDS总线发送给所述FPGA模块；4）所述FPGA模块读取采样数据并打上时间标签，缓存一个周波的带时间标签的采样数据后发送中断信号给主控模块；5）所述主控模块响应所述FPGA模块的中断信号，读取缓存在所述FPGA模块内的一个周波的带时间标签的采样数据，并进行后续的数据计算及处理。一种用于所述采集方法的三相不平衡监测装置的高速数据采集系统，由所述FPGA模块分别连接所述AI模块、所述同步时钟模块和所述主控模块构成，所述FPGA模块内部包括时间解析单元、采样启动单元、实时时间生成单元、数据接收单元和数据缓冲单元，所述AI模块通过LVDS总线与所述FPGA模块连接，所述AI模块包括依次连接的电量变换单元、AD转换单元、数据读取单元、数据发送及数据接收单元。所述FPGA模块中，所述时间解析单元接收并解析所述同步时钟模块的时间信息，识别出每秒的起始时刻并计算每秒的间隔，将结果输送到所述采样启动单元，所述采样启动单元根据每周波采样点数生成等时间间隔的采样启动信号，所述数据接收单元通过LVDS总线接收所述AI模块的采样数据，所述实时时间生成单元根据解析的时间信息生成实时时间，所述数据缓冲单元根据实时时间信息给所述数据接收单元的采样数据打时间标签，并将带时标的采样数据进行缓冲。所述AI模块中，所述电量变换单元将外部的大电压、大电流数据转换成AD芯片可接受的信号，所述AD转换单元进行A/D转换，所述数据读取单元读取AD采样数据并进行并/串转换，所述数据发送及数据接收单元采用支持LVDS总线的芯片进行TTL电平和LVDS电平的转换。所述电量变换单元采用电压变比为120V/3.53V、电流变比为5A/3.53V、一二次侧角差小于5´的高精度互感器，所述AD转换单元采用可以同时采集8通道模拟量数据的AD7606芯片，所述数据读取单元采用CPLD芯片LCMXO2-1200HC，通过可编程逻辑读取AD芯片的数据，所述数据发送单元采用LVDS发送芯片DSLVDS1047，所述数据接收单元采用LVDS接收芯片DSLVDS1048。所述FPGA模块设置一个或多个所述AI模块互联，一个所述AI模块互联时，只需2个差分发送信号和2个差分接收信号，多个所述AI模块互联时，多个所述AI模块共用所述FPGA模块发送的采样启动信号，所述AI模块发送给所述FPGA模块的信号需一对一传送。所述FPGA模块采用FPGA模块芯片LFXP2-5E，内部集成LVDS总线。本专利技术的有益效果是：1）本专利技术采用对每个采样间隔的采样数据打时间标签，为后续电网多个安装点同一时刻的数据对比和干扰源挖掘奠定了基础。2）本专利技术在容易引起干扰的模拟量数据传输环节采用LVDS总线，LVDS总线是串行、差分总线，比采用并行总线时接口简化、抗干扰能力大大增强，由于LVDS总线需要的信号少，占用的背板资源少，不仅降低了成本，而且非常有利于模拟量采集数量的扩展。3）本专利技术采用在FPGA模块内部缓存一个周波的采样数据，主控模块在一个周波内仅需响应一次中断，减少了无谓的进出中断的时间开销，可以在读取FPGA模块内的缓冲数据后进行快速的数据计算和处理，提升了装置跟踪快速负荷导致三相负荷平衡情况突变的能力。附图说明图1为本专利技术的结构框图；图2为图1中AI模块的内部单元结构框图；图3为图1中FPGA模块的内部单元结构框图；图4为FPGA模块与多个AI模块连接结构框图。具体实施方式下面结合附图和具体实施例对本专利技术做进一步的解释和说明：实施例1：一种三相不平衡监测装置的高速数据采集方法，其步骤如下：1）同步时钟模块接收GPS/北斗信号，并将准确的时间信息以IRIG-B码的形式发送给FPGA模块。2）FPGA模块解析时间数据，根据时间数据生成等间隔的采样启动信号，并将采样启动信号发送给AI模块。3）AI模块接收到FPGA模块的采样启动信号后启动采样，并将采样数据通过LVDS总线发送给FPGA模块。4）FPGA模块读取采样数据并打上时间标签，缓存一个周波的带时间标签的采样数据后发送中断信号给主控模块。5）主控模块响应FPGA模块的中断信号，读取缓存在FPGA模块内的一个周波的带时间标签的采样数据，并进行后续的数据计算及处理。实施例2：一种三相不平衡监测装置的高速数据采集系统，由FPGA模块分别连接AI模块、同步时钟模块和主控模块构成，FPGA模块内部包括时间解析单元、采样启动单元、实时时间生成单元、数据接收单元和数据缓冲单元，AI模块通过LVDS总线与FPGA模块连接，AI模块包括依次连接的电量变换单元、AD转换单元、数据读取单元、数据发送及数据接收单元。FPGA模块中，时间解析单元接收并解析同步时钟模块的时间信息，识别出每秒的起始时刻并计算每秒的间隔，将结果输送到采样启动单元，采样启动单元根据每周波采样点数生成等时间间隔的采样启动信号，数据接收单元通过LVDS总线接收AI模块的采样数据，实时时间生成单元根据本文档来自技高网...

【技术保护点】
1.一种三相不平衡监测装置的高速数据采集方法，其步骤如下：1）同步时钟模块接收GPS/北斗信号，并将准确的时间信息以IRIG‑B码的形式发送给FPGA模块；2）所述FPGA模块解析时间数据，根据时间数据生成等间隔的采样启动信号，并将采样启动信号发送给AI模块；3）所述AI模块接收到所述FPGA模块的采样启动信号后启动采样，并将采样数据通过LVDS总线发送给所述FPGA模块；4）所述FPGA模块读取采样数据并打上时间标签，缓存一个周波的带时间标签的采样数据后发送中断信号给主控模块；5）所述主控模块响应所述FPGA模块的中断信号，读取缓存在所述FPGA模块内的一个周波的带时间标签的采样数据，并进行后续的数据计算及处理。

【技术特征摘要】
1.一种三相不平衡监测装置的高速数据采集方法，其步骤如下：1）同步时钟模块接收GPS/北斗信号，并将准确的时间信息以IRIG-B码的形式发送给FPGA模块；2）所述FPGA模块解析时间数据，根据时间数据生成等间隔的采样启动信号，并将采样启动信号发送给AI模块；3）所述AI模块接收到所述FPGA模块的采样启动信号后启动采样，并将采样数据通过LVDS总线发送给所述FPGA模块；4）所述FPGA模块读取采样数据并打上时间标签，缓存一个周波的带时间标签的采样数据后发送中断信号给主控模块；5）所述主控模块响应所述FPGA模块的中断信号，读取缓存在所述FPGA模块内的一个周波的带时间标签的采样数据，并进行后续的数据计算及处理。2.一种用于权利要求1所述采集方法的三相不平衡监测装置的高速数据采集系统，其特征在于：由所述FPGA模块分别连接所述AI模块、所述同步时钟模块和所述主控模块构成，所述FPGA模块内部包括时间解析单元、采样启动单元、实时时间生成单元、数据接收单元和数据缓冲单元，所述AI模块通过LVDS总线与所述FPGA模块连接，所述AI模块包括依次连接的电量变换单元、AD转换单元、数据读取单元、数据发送及数据接收单元。3.根据权利要求2所述的一种三相不平衡监测装置的高速数据采集系统，其特征在于：所述FPGA模块中，所述时间解析单元接收并解析所述同步时钟模块的时间信息，识别出每秒的起始时刻并计算每秒的间隔，将结果输送到所述采样启动单元，所述采样启动单元根据每周波采样点数生成等时间间隔的采样启动信号，所述数据接收单元通过LVDS总线接收所述AI模块的采样数据，所述实时时间生成单元根据解析的时间信...

【专利技术属性】
技术研发人员：郑琰，张延辉，朱莉，董锐，黄亮，郝庆水，张爱民，张中波，王荣建，
申请(专利权)人：国网河南省电力公司郑州供电公司，山东国信电力科技有限公司，国家电网有限公司，
类型：发明
国别省市：河南,41