拍摄元件和拍摄装置制造方法及图纸

提供一种拍摄元件，具有：呈矩阵状地配置有多个像素的拍摄芯片；以及信号处理芯片，具有按一个或多个像素列或者按一个或多个像素行设置并对从像素输出的像素信号进行信号处理的元件，并层叠在拍摄芯片上。例如进行信号处理的元件是将从像素输出的像素信号转换成数字信号的A/D转换器，在将从像素输出的像素信号转换成数字信号时，并列控制A/D转换器中的至少两个以上A/D转换器。

【技术实现步骤摘要】
拍摄元件和拍摄装置本申请是申请日为2013年6月5日、PCT国际申请号为PCT/JP2013/003533、国家申请号为201380029815.6、专利技术名称为“拍摄元件和拍摄装置”的专利申请的分案申请。
本专利技术涉及拍摄元件和拍摄装置。
技术介绍
以往，已知有包括列并列型A/D转换器(仅称为ADC)的图像传感器。另外，在层叠了信号处理芯片的图像传感器中，提出了块并列型ADC(例如参照非专利文献1)。非专利文献1：“AVeryLowAreaADCfor3-DStackedCMOSImageProcessingSystem”，K.Kiyoyama等，IEEE3DIC2012。
技术实现思路
专利技术要解决的问题列并列型ADC按每个像素列设置ADC，在各ADC中并行读出所选择的行的各像素的像素信号。但是，以往的列并列型ADC与有效像素区域形成在同一面(例如有效像素区域的列方向上的上下)上，所以拍摄元件的面积增大。另外，在并行高速处理多个行的情况下，必须在有效像素区域内绕回布线。另外，在并行高速处理多个行的情况下，ADC大型化从而拍摄元件的面积进一步增大。另一方面，块并列型ADC按每个有本文档来自技高网...

【技术保护点】
1.一种拍摄元件，具有：像素部，其具有多个像素；信号处理部，其与所述像素部层叠，所述信号处理部具有对从所述像素部的第一像素输出的信号进行处理的第一信号处理电路，所述第一信号处理电路配置在不与所述第一像素重叠的位置，从所述第一像素输出信号的第一输出布线经由第一连接部与所述第一信号处理电路连接，所述第一连接部设于配置有所述像素部的所述多个像素的区域的外侧，将所述像素部与所述信号处理部电连接。

【技术特征摘要】
2012.06.08 JP 2012-1312321.一种拍摄元件，具有：像素部，其具有多个像素；信号处理部，其与所述像素部层叠，所述信号处理部具有对从所述像素部的第一像素输出的信号进行处理的第一信号处理电路，所述第一信号处理电路配置在不与所述第一像素重叠的位置，从所述第一像素输出信号的第一输出布线经由第一连接部与所述第一信号处理电路连接，所述第一连接部设于配置有所述像素部的所述多个像素的区域的外侧，将所述像素部与所述信号处理部电连接。2.根据权利要求1所述的拍摄元件，其中，所述信号处理部具有对从所述像素部的与所述第一像素不同的第二像素输出的信号进行处理的第二信号处理电路，所述第一信号处理电路配置在与所述第二像素重叠的位置，所述第二信号处理电路配置在与所述第一像素重叠的位置，从所述第二像素输出信号的第二输出布线经由第二连接部与所述第二信号处理电路连接，所述第二连接部设于配置有所述像素部的所述多个像素的区域的外侧，将所述像素部与所述信号处理部电连接。3.根据权利要求2所述的拍摄元件，其中，所述第一连接部和所述第二连接部分别配置在隔着如下区域的位置，所述区域配置有所述像素部的所述多个像素。4.根据权利要求3所述的拍摄元件，其中，所述第一连接部设于与所述第二信号处理电路相比更接近所述第一信号处理电路的位置，所述第二连接部设于与所述第一信号处理电路相比更接近所述第二信号处理电路的位置。5.根据权利要求2所述的拍摄元件，其中，所述第一连接部和所述第二连接部是将所述像素部和所述信号处理部电连接的硅贯通电极。6.根据权利要求2所述的拍摄元件，其中，所述第一信号处理电路是将从所述第一像素输出的信号转换成数字信号的第一A/D转换器，所述第二信号处理电路是将从所述第二像素输出的信号转换成数字信号的第二A/D转换器。7.一种拍摄元件，具有：像素部，其具有配置有多个像素的第一区域，所述多个像素连接第一控制线；信号处理部，其与所述像素部层叠，所述信号处理部具有对从所述第一区域的第一像素输出的信号进行处理的第一信号处理电路，所述第一信号处理电路配置在不与所述第一区域重叠的位置，从所述第一像素输出信号的第一输出布线经由第一连接部与所述第一信号处理电路连接，所述第一连接部设于配置有所述像素部的像素的区域的外侧，将所述像素部与所述信号处理部电连接。8.根据权利要求7所述的拍摄元件，其中，所述像素部具有第二区域，所述第二区域配置...

【专利技术属性】
技术研发人员：村田宽信，
申请(专利权)人：株式会社尼康，
类型：发明
国别省市：日本,JP