一种通用可配置数字下变频IP核及其方法技术

本发明专利技术公开了一种通用可配置数字下变频IP核及其方法，所述IP核包括：模数转换ADC驱动模块、乘法器、截位控制模块和半带滤波器HB，还包括：可配置NCO、可配置CIC和可配置FIR；模数转换ADC驱动模块将模拟信号转为数字信号分别与可配置NCO的输出端sin和cos作为乘法器的输入进行相乘运算；输出结果依次经过截位控制模块、半带滤波器HB、截位控制模块、可配置CIC、截位控制模块和可配置FIR输出最终结果。本发明专利技术通过处理器在线配置参数来改变数字下变频的特性，简单灵活，在不改变硬件的基础上能够快速生成需要的数字下变频模块，并能适应多种不同频率和带宽的系统，避免重复设计，节省设计成本，使设计的硬件模块具有可重用性。

【技术实现步骤摘要】
一种通用可配置数字下变频IP核及其方法
本专利技术涉及一种数字下变频IP核，特别是一种通用可配置数字下变频IP核。
技术介绍
数字信号处理已经成为雷达接收、语音图像处理、模式识别、无线通信等领域的关键技术，但通用数字信号处理的处理能力远远不能与经数字化后的高速的数据流相匹配，为了解决这一问题，数字下变频应运而生。在实际应用中，不同的系统要求具有不同特性的数字下变频，设计人员往往需要重新对数字下变频模块进行设计、验证，浪费大量的时间和精力。特别是在ASIC或SOC芯片设计中，其作为重要模块的可重用性较差。不仅如此，现在使用FPGA做设计也越来越多，使用FPGA来设计数字下变频模块时，其参数一旦选定，进行综合、布局布线之后电路结构也就固定，要想改变其特性也必须重新选定参数，重新综合、布局布线，也会浪费大量时间。
技术实现思路
本专利技术目的在于提供一种通用可配置数字下变频IP核及其对应方法，解决数字下变频模块在以往ASIC、FPGA或SOC设计中需要重复设计的问题。一种通用可配置数字下变频IP核，包括：模数转换ADC驱动模块、乘法器、截位控制模块和半带滤波器HB，还包括：可配置NCO、可配置本文档来自技高网...

【技术保护点】
1.一种通用可配置数字下变频IP核，包括：模数转换ADC驱动模块（1）、乘法器（2）、截位控制模块（4）和半带滤波器HB（5），其特征在于还包括：可配置NCO（3）、可配置CIC（6）和可配置FIR（7）；模数转换ADC驱动模块（1）的功能为：将模拟信号转为数字信号；截位控制模块（4）的功能为：对输出的数据进行截位控制；所述模数转换ADC驱动模块（1）的两个输出端分别与两个乘法器（2）的输入端相连，可配置NCO（3）的两个输出端分别与两个乘法器（2）的输入端相连，两路乘法器（2）的输出端均与截位控制模块（4）的输入端相连，截位控制模块（4）的输出端与半带滤波器HB（5）的输入端相连，半带滤波器...

【技术特征摘要】
1.一种通用可配置数字下变频IP核，包括：模数转换ADC驱动模块（1）、乘法器（2）、截位控制模块（4）和半带滤波器HB（5），其特征在于还包括：可配置NCO（3）、可配置CIC（6）和可配置FIR（7）；模数转换ADC驱动模块（1）的功能为：将模拟信号转为数字信号；截位控制模块（4）的功能为：对输出的数据进行截位控制；所述模数转换ADC驱动模块（1）的两个输出端分别与两个乘法器（2）的输入端相连，可配置NCO（3）的两个输出端分别与两个乘法器（2）的输入端相连，两路乘法器（2）的输出端均与截位控制模块（4）的输入端相连，截位控制模块（4）的输出端与半带滤波器HB（5）的输入端相连，半带滤波器HB（5）的输出端与截位控制模块（4）的输入端相连，截位控制模块（4）的输出端与可配置CIC（6）的输入端相连，可配置CIC（6）的输出端与截位控制模块（4）的输入端相连，截位控制模块（4）的输出端与可配置FIR（7）的输入端相连，可配置FIR（7）的输出端与截位控制模块（4）的输入端相连。2.如权利要求1所述的通用可配置数字下变频IP核，其特征在于IP核的工作过程为：模数转换ADC驱动模块（1）将输出信号分别与可配置NCO（3）的输出端sin和cos作为乘法器（2）的输入进行相乘运算，两路乘法器（2）的输出结果分别输入截位控制模块（4）进行截位运算，再输入半带滤波器HB（5）进行滤波，滤波结果输入到截位控制模块（4）进行截位运算，截位运算结...

【专利技术属性】
技术研发人员：郭广浩，刘志哲，陈涛，刘宝光，
申请(专利权)人：北京遥感设备研究所，
类型：发明
国别省市：北京,11