铁电膜层的制造方法、铁电隧道结单元、存储器元件及其写入与读取方法技术

本发明专利技术公开一种铁电膜层的制造方法、铁电隧道结单元、应用其的存储器元件及其写入与读取方法。铁电隧道结单元包括：第一电极、第二电极以及一夹设于第一电极与第二电极之间的铁电膜层，构成铁电膜层的材料至少包括一基底材料以及一掺杂物，且基底材料包括两个氧化物，每一个氧化物是一碱土金属氧化物以及一过渡金属氧化物两者之中的至少一种，且掺杂物包括铝原子、硅原子、钛原子、钽原子、氮原子、镧原子、氮化钽、氮化钛或其组合。通过在铁电膜层的基底材料中加入不同的掺杂物以及调整掺杂物的浓度，可调变铁电膜层的矫顽电场。

【技术实现步骤摘要】
铁电膜层的制造方法、铁电隧道结单元、存储器元件及其写入与读取方法
本专利技术涉及一种通过改变电阻值来储存信息的半导体非挥发存储器元件及其部分结构的制造方法，特别是涉及一种铁电膜层的制造方法、应用其的铁电隧道结单元、存储器元件及存储器元件的写入与读取方法。
技术介绍
铁电隧道结(ferroelectrictunneljunction,FTJ)结构通常包括上电极、下电极以及夹设于上下电极之间的铁电材料层。铁电材料层内部的电偶极矩的方向会随着外加的电场而改变，从而使铁电材料层被极化。在对铁电隧道结结构施加读取电压时，铁电材料层的极化方向不同，会影响在铁电材料层与上电极的接面所形成的能障高度(barrierheight)以及在铁电材料层与下电极的接面所形成的能障高度。所述的在接面所形成的能障高度会影响隧穿电流(tunnelingcurrent)的大小，从而影响铁电材料层的电阻值。详细而言，当对铁电隧道结结构的上电极施加足够的正偏压时，会促使铁电材料层的极化方向由上电极指向下电极。此时，在铁电材料层与上电极的接面所形成的能障高度(barrierheight)较低，而在铁电材料层与下电极的接面所形成的能障高度较高。在这个情况下，若读取电压是对上电极施加一不影响铁电材料层的极化方向的正电压，电子不容易隧穿(tunnel)过下电极与铁电材料层之间的能障到上电极，因此会检测到较低的隧穿电流以及较高的电阻。当对铁电隧道结结构的上电极施加足够的负偏压时，又会促使铁电材料层的极化方向转换成相反方向，也就是由下电极指向上电极。在铁电材料层与上电极的接面所形成的能障高度(barrierheight)较高，而在铁电材料层与下电极的接面之间的能障高度较低。在这个情况下，对铁电隧道结结构施加读取电压时，电子较容易从下电极穿隧至上电极，从而检测到较高的电阻值。要转换铁电材料层极化方向的最低电场强度，被称为是铁电材料层的矫顽电场(coercivefield)。现有的铁电材料层通常是由具有钙钛矿结构的材料所构成，如：铋铁氧(BiFeO3)或钛酸钡(BaTiO3)等材料。所述具有钙钛矿结构的材料的矫顽电场通常无法根据应用的需要来调整，从而限制铁电隧道结结构的应用范围。另外，这些材料须搭配由镧锶锰氧(La0.67Sr0.33MnO3)或钙铈锰氧(Ca0.96Ce0.04MnO3)所构成的下电极以及由钴所构成的上电极。然而，上述的铁电材料层与下电极的材料成分过于复杂，难以整合到现今的半导体工艺中。
技术实现思路
本专利技术所要解决的技术问题在于，如何使铁电穿隧单元的铁电膜层的矫顽电场可根据不同的需求来改变，并可使铁电穿隧单元的工艺整合在现有的半导体工艺中。为了解决上述的技术问题，本专利技术所采用的其中一技术方案是，提供一种铁电隧道结单元，其包括第一电极、第二电极以及一夹设于第一电极与第二电极之间的铁电膜层，构成铁电膜层的材料至少包括一基底材料以及一掺杂物，且基底材料包括两个氧化物，每一个氧化物是一碱土金属氧化物以及一过渡金属氧化物两者之中的至少一种，且掺杂物包括铝原子、硅原子、钛原子、钽原子、氮原子、镧原子、氮化钽、氮化钛或其组合。本专利技术另外提供一种铁电膜层的制造方法。先形成一积层体，积层体包括一第一基底材料叠层结构以及至少一掺杂材料结构，其中，第一基底材料叠层结构包括至少一种氧化物，氧化物是一碱土金属氧化物以及一过渡金属氧化物两者之中的至少一种，掺杂材料结构包括一掺杂物，掺杂物包括铝原子、硅原子、钛原子、钽原子、氮原子、镧原子、氮化钽、氮化钛或其组合。接着，对积层体施以一热处理步骤，以使基底材料叠层结构内的原子与掺杂材料结构内的所述掺杂物交互扩散，而形成铁电膜层。本专利技术所采用的另外一技术方案是，提供一种存储器元件，其包括多条位线(bitlines)、多条共源极线、多条字线、多个晶体管单元以及多个铁电隧道结单元。多条字线沿一第一方向延伸，而多条共源极线沿一第二方向延伸，其中，多条共源极线与多条字线彼此交错，以定义出多个有效区。多条位线沿第一方向延伸，且多条位线与多条共源极线交替地排列。多个晶体管单元分别设置于多个有效区，其中，每一个晶体管单元包括一源极、一漏极以及一栅极，漏极电性连接相对应的位线，且栅极电性连接相对应的字线。多个铁电隧道结单元分别设置于多个有效区，其中，多个铁电隧道结单元分别电性连接多个晶体管单元。每一个铁电隧道结单元包括第一电极、第二电极以及一夹设于第一电极与第二电极之间的铁电膜层，构成铁电膜层的材料至少包括一基底材料以及一掺杂物，且基底材料包括两个氧化物，每一个氧化物是一碱土金属氧化物以及一过渡金属氧化物两者之中的至少一种，且掺杂物包括铝原子、硅原子、钛原子、钽原子、氮原子、镧原子、氮化钽、氮化钛或其组合。本专利技术所采用的另外一技术方案是，提供上述存储器元件的写入与读取方法。存储器元件的写入与读取方法包括：施加一参考电压于多个共源极线；选择多个有效区中的一第一有效区，其中，第一有效区内设有一第一晶体管单元以及一与第一晶体管单元电性连接的第一铁电隧道结单元；施加一预定电压于相对应的第一有效区的字线，以开启第一晶体管单元；施加一第一操作电压于相对应的第一有效区的一第一位线，其中，第一操作电压与参考电压之间具有一第一电压差值；以及根据第一电压差值与第一铁电隧道结单元的一阈电压值，以判断第一铁电隧道结单元是处于一写入状态或者一未写入状态。在本专利技术实施例所提供的铁电隧道结单元中，通过在铁电膜层的基底材料中加入不同的掺杂物以及掺杂物的浓度，可调变铁电膜层的矫顽电场(Coercivefield)，以扩展铁电隧道结单元的应用领域。另外，铁电隧道结单元的工艺可以和现有的半导体工艺整合。为使能更进一步了解本专利技术的特征及
技术实现思路
，请参阅以下有关本专利技术的详细说明与附图，然而所提供的附图仅提供参考与说明用，并非用来对本专利技术加以限制。附图说明图1为本专利技术的铁电膜层的制造方法的流程图。图2为本专利技术其中一实施例的铁电膜层在图1的步骤S100的局部剖面示意图。图3为本专利技术另一实施例的铁电膜层在图1的步骤S100的局部剖面示意图。图4为本专利技术其中一实施例的铁电隧道结单元的局部剖面示意图。图5为本专利技术的不同实施例的铁电膜层的电流与电压关系曲线图。图6为本专利技术一实施例的存储器元件的局部等效电路图。图7为本专利技术一实施例的存储器元件的局部剖面示意图。图8为本专利技术实施例的存储器元件的写入与读取方法的流程图。图9为本专利技术实施例的存储器元件在写入状态的等效电路图。图10为本专利技术实施例的内存单元在读取状态的等效电路图。图11为本专利技术另一实施例的存储器元件的写入与读取方法的流程图。图12为本专利技术另一实施例的存储器元件在写入状态的等效电路图。图13为本专利技术另一实施例的存储器元件在读取状态的等效电路图。具体实施方式请参照图1。图1是本专利技术其中一实施例的铁电膜层的制造方法。本实施例所制造的铁电膜层可以应用于铁电隧道结单元中。另外，通过在工艺中改变铁电膜层中的掺杂物种类以及浓度，可以调整铁电膜层的矫顽电场。在步骤S100中，形成一积层体，积层体包括第一基底材料叠层结构以及至少一掺杂材料结构，其中，第一基底材料叠层结构包括至少一种氧化物，氧化物是一碱土金属氧化物以及一过渡金属氧化物两者之中的至本文档来自技高网...

【技术保护点】
1.一种铁电隧道结单元，其特征在于，所述铁电隧道结单元包括：一第一电极、一第二电极以及一夹设于所述第一电极与所述第二电极之间的铁电膜层，构成所述铁电膜层的材料至少包括一基底材料以及一掺杂物，且所述基底材料包括两个氧化物，每一个所述氧化物是一碱土金属氧化物以及一过渡金属氧化物两者之中的至少一种，且所述掺杂物包括铝原子、硅原子、钛原子、钽原子、氮原子、镧原子、氮化钽、氮化钛或其组合。

【技术特征摘要】
1.一种铁电隧道结单元，其特征在于，所述铁电隧道结单元包括：一第一电极、一第二电极以及一夹设于所述第一电极与所述第二电极之间的铁电膜层，构成所述铁电膜层的材料至少包括一基底材料以及一掺杂物，且所述基底材料包括两个氧化物，每一个所述氧化物是一碱土金属氧化物以及一过渡金属氧化物两者之中的至少一种，且所述掺杂物包括铝原子、硅原子、钛原子、钽原子、氮原子、镧原子、氮化钽、氮化钛或其组合。2.如权利要求1所述的铁电隧道结单元，其特征在于，所述基底材料包括氧化铪以及氧化锆，且所述掺杂物是氧化硅、氧化铝或其组合。3.如权利要求2所述的铁电隧道结单元，其特征在于，所述基底材料的通式为HfxZr(1-x)Oy，其中，x是介于0.25至0.75之间，且y是介于1.8至2.2之间。4.如权利要求3所述的铁电隧道结单元，其特征在于，所述掺杂物中的硅原子或者铝原子的比例是介于1％至5％之间。5.如权利要求3所述的铁电隧道结单元，其特征在于，所述掺杂物是氮化钛或者氮化钽，且所述掺杂物的比例是介于1％至10％之间。6.如权利要求2所述的铁电隧道结单元，其特征在于，所述基底材料的通式为HfxZr(1-1.25x)Oy，其中，x是介于0.2至0.6之间，且y是介于1.8至2.2之间，其中，所述掺杂物是硅原子，且所述氧化铪的铪原子的原子数目与所述硅原子的原子数目的比值是介于4至9之间。7.如权利要求1所述的铁电隧道结单元，其特征在于，构成所述第一电极与所述第二电极的材料为氮化钛、氮化钽或者重掺杂半导体。8.一种铁电膜层的制造方法，其特征在于，所述铁电膜层的制造方法包括：形成一积层体，所述积层体包括一第一基底材料叠层结构以及至少一掺杂材料结构，其中，所述第一基底材料叠层结构包括至少一种氧化物，所述氧化物是一碱土金属氧化物以及一过渡金属氧化物两者之中的至少一种，所述掺杂材料结构包括一掺杂物，所述掺杂物包括铝原子、硅原子、钛原子、钽原子、氮原子、镧原子、氮化钽、氮化钛或其组合；以及对所述积层体施以一热处理步骤，以使所述基底材料叠层结构内的原子与所述掺杂材料结构内的所述掺杂物交互扩散，而形成所述铁电膜层。9.如权利要求8所述的铁电膜层的制造方法，其特征在于，所述掺杂物是氧化硅、氧化铝、氮化钛、氮化钽或其组合。10.如权利要求9所述的铁电膜层的制造方法，其特征在于，所述第一基底材料叠层结构包括一第一氧化物层以及一与所述第一氧化物层直接连接的第二氧化物层，所述第一氧化物层与所述第二氧化物层分别包括一氧化物，且每一个所述氧化物是所述碱土金属氧化物以及过渡金属氧化物两者之中的至少一种。11.如权利要求9所述的铁电膜层的制造方法，其特征在于，所述第一基底材料叠层结构包括两层彼此连接的第一氧化物层。12.如权利要求11所述的铁电膜层的制造方法，其特征在于，所述积层体还包括一第二基底材料叠层结构，且所述掺杂材料层夹设于所述第一基底材料叠层结构与所述第二基底材料叠层结构之间。13.如权利要求12所述的铁电膜层的制造方法，其特征在于，所述第二基底材料叠层结构包括两层彼此连接的第二氧化物层，且所述第一氧化物层与所述第二氧化物层分别包括一氧化物，且每一个所述氧化物是所述碱土金属氧化物以及过渡金属氧化物两者之中的至少一种。14.如权利要求8所述的铁电膜层的制造方法，其特征在于，所述掺杂物包括硅原子，所述掺杂材料结构还包括过渡金属元素氧化物，且所述掺杂材料结构中的过渡金属原子与硅原子的原子数比介于4至9之间。15.如权利要求14所述的铁电膜层的制造方法，其特征在于，所述第一基底材料叠层结构包括两层彼此相连接的第一氧化物层。16.一种存储器元件，其特征在于，所述存储器元件包括：多条位线，多条所述位线沿一第一方向延伸；多条共源极线，多条所述共源极线沿所述第一方向延伸，其中，多条所述共源极线与多条所述位线交替地排列；多条字线，多条所述字线沿一第二方向延伸，其中，多条所述字线与多条所述共源极线与多条所述位线彼此交错，以定义出多个有效区；多个晶体管单元，多个所述晶体管单元分别设置于多个所述有效区，其中，每一个所述晶体管单元包括一源极、一漏极以及一栅极，所述漏极电性连接相对应的所述位线，且所述栅极电性连接相对应的所述字线；以及多个铁电隧道结单元，多个所述铁电隧道结单元分别设置于多个所述有效区，其中，多个所述铁电隧道结单元分别电性连接多个所述晶体管单元，且每一个所述铁电隧道结单元包括：一第一电极，所述第一电极电性连接于所述源极；一第二电极，所述第二电极电性连接于相对应的所述共源极线；以及一铁电膜层，所述铁电膜层夹设于所述第一电极与所述第二电极之间，其中，构成所述铁电膜层的材料包括一基底材料及一掺杂物，所述基底材料包括两个氧化物，每一个所述氧化物是一碱土金属氧化物以及一过渡金属氧化物两者之中的至少一种，且所述掺杂物包括铝原子、硅原子、钛原子、钽原子、氮原子、镧原子、氮化钽、氮化钛或其组合。17.一种根据权利要求16所述的存储器元件的写入与读取方法，其特征在于，所述存储器元件的写入与读取方法包括：施加一参考电压于多个所述共源极线；选择多个所述有效区中的一第一有效区，其中，所述第一有效区内设有一第一晶体管单元以及一与所述第一晶体管单元电性连接的第一铁电隧道结单元；施加一预定电压于相对应的所述第一有效区的所述字线，以开启所述第一晶体管单元；施加一第一操作电压于相对应的所述第一有效区的一第一位线，其中，...

【专利技术属性】
技术研发人员：刘福洲，
申请(专利权)人：萨摩亚商费洛储存科技股份有限公司，
类型：发明
国别省市：萨摩亚,WS