【技术实现步骤摘要】
带有腔室的多芯片封装结构及其制作方法
本专利技术涉及半导体封装领域，尤其涉及一种带有腔室的多芯片封装结构及其制作方法。
技术介绍
为迎合电子产品日益轻薄短小的发展趋势，滤波器与射频发射组件/接收组件需要被高度集成在有限面积的封装结构中，形成系统级封装(SystemInPackage，SIP)结构，以减小硬件系统的尺寸。对于系统级封装结构中的滤波器与射频前端模块封装整合技术，业内仍存在相当多的技术问题亟需解决，例如，滤波器的保护结构、多个芯片之间的连接结构、多个芯片的布局等等。
技术实现思路
本专利技术的目的在于提供一种带有腔室的多芯片封装结构及其制作方法。为实现上述专利技术目的之一，本专利技术一实施方式提供一种带有腔室的多芯片封装结构，包括：封装基板，具有相对设置的基板上表面及基板下表面，所述封装基板的一侧具有若干外部引脚，且所述封装基板具有腔室；功能芯片，设置于所述腔室内，所述功能芯片具有相对设置的第一上表面及第一下表面，且所述功能芯片具有若干第一电极；滤波器芯片，设置于所述封装基板的上方，所述滤波器芯片具有相对设置的第二上表面及第二下表面，所述第二下表面与所述基板...
【技术保护点】
1.一种带有腔室的多芯片封装结构，其特征在于，包括：封装基板，具有相对设置的基板上表面及基板下表面，所述封装基板的一侧具有若干外部引脚，且所述封装基板具有腔室；功能芯片，设置于所述腔室内，所述功能芯片具有相对设置的第一上表面及第一下表面，且所述功能芯片具有若干第一电极；滤波器芯片，设置于所述封装基板的上方，所述滤波器芯片具有相对设置的第二上表面及第二下表面，所述第二下表面与所述基板上表面面对面设置，且所述滤波器芯片具有若干第二电极；围堰，与所述第二下表面及所述基板上表面配合而围设形成空腔；若干互连结构，用于导通若干第一电极、若干第二电极及若干外部引脚。
【技术特征摘要】
1.一种带有腔室的多芯片封装结构，其特征在于，包括：封装基板，具有相对设置的基板上表面及基板下表面，所述封装基板的一侧具有若干外部引脚，且所述封装基板具有腔室；功能芯片，设置于所述腔室内，所述功能芯片具有相对设置的第一上表面及第一下表面，且所述功能芯片具有若干第一电极；滤波器芯片，设置于所述封装基板的上方，所述滤波器芯片具有相对设置的第二上表面及第二下表面，所述第二下表面与所述基板上表面面对面设置，且所述滤波器芯片具有若干第二电极；围堰，与所述第二下表面及所述基板上表面配合而围设形成空腔；若干互连结构，用于导通若干第一电极、若干第二电极及若干外部引脚。2.根据权利要求1所述的多芯片封装结构，其特征在于，所述基板下表面的一侧具有若干外部引脚，所述封装基板具有若干通孔，所述第二电极位于所述第二下表面，所述互连结构通过所述通孔而导通所述第二电极、所述第一电极及所述外部引脚。3.根据权利要求2所述的多芯片封装结构，其特征在于，所述第一电极位于所述第一下表面，所述互连结构包括金属层，所述金属层充填所述通孔内部区域并往所述基板下表面方向延伸而导通所述第一电极。4.根据权利要求3所述的多芯片封装结构，其特征在于，所述多芯片封装结构还包括设置于所述基板下表面及所述金属层之间的第一绝缘层、包覆所述第一绝缘层及所述金属层的第二绝缘层、经过所述第二绝缘层上的孔洞导通所述金属层并往所述第二绝缘层的下表面方向延伸的下重布线层以及包覆所述第二绝缘层及所述下重布线层的第三绝缘层，所述外部引脚连接所述下重布线层，且所述第三绝缘层暴露所述外部引脚。5.根据权利要求1所述的多芯片封装结构，其特征在于，所述围堰包括位于所述通孔内侧的第一围堰及位于所述通孔外侧的第二围堰。6.根据权利要求5所述的多芯片封装结构，其特征在于，若干通孔围设形成的内轮廓连接所述第一围堰，若干通孔围设形成的外轮廓连接所述第二围堰，所述第一围堰与所述第二围堰相互连通。7.根据权利要求5所述的多芯片封装结构，其特征在于，所述第二围堰朝远离所述第一围堰的方向延伸直至所述第二围堰的外侧缘与所述封装基板的外侧缘齐平。8.根据权利要求1所述的多芯片封装结构，其特...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。