基于预加重的逐次逼近型模数转换器制造技术

本发明专利技术提供一种基于预加重的逐次逼近型模数转换器，包括：电容型数模转换器，其一输入端连接采样信号，其另一输入端连接基准电压，根据控制信号控制电容阵列中各电容开关连接不同电位的基准电压输出转换电压；比较器，其一输入端连接转换电压，其另一输入端接地，用于比较采样信号与转换电压输出比较信号；数字逻辑单元，其输入端分别连接比较信号与时钟信号，其输出端逐次输出数字信号；预加重电路，其输入端连接数字逻辑单元，其输出端连接电容型模数转换单元，用于提高数字信号的高频分量输出经预加重的控制信号。通过增加预加重电路，缩短了电容型数模转换器的建立时间，在不牺牲线性度的情况下，以较低的硬件消耗和功耗提高了其转换速度。

【技术实现步骤摘要】
基于预加重的逐次逼近型模数转换器
本专利技术涉及集成电路
，特别是涉及一种基于预加重的逐次逼近型模数转换器。
技术介绍
现有逐次逼近型模数转换器，其电容型数模转换器(CDAC)的建立时间制约了其转换速度。如图1所示，为传统的逐次逼近型(SAR)模数转换器(ADC)，其包含一个比较器、数字逻辑和CDAC。如图2所示，为传统的逐次逼近型模数转换器的时序示意图，比较器工作输出比较结果后，将比较结果传输到数字电路，数字电路给出正确控制信号控制电容型数模转换器CDAC，待电容型数模转换器CDAC完成建立后，比较器开始下一次工作。根据以上分析，传统SARADC的最大转换速度直接受到比较器的比较时间、数字逻辑的延时以及CDAC的建立时间制约。对于一个N位的传统SARADC，其总转换时间如公式(1)所示：式(1)中，tconv为SARADC保持相的总转换时间，tcomp.i为比较器第i次工作时的比较时间，tlogic为逻辑的固有延时，tDAC为CDAC的建立时间。电容型数模转换器CDAC的建立时间tDAC由转换精度、CDAC建立的时间以及CDAC每次转换的电压幅度共同决定，必须满足公式(3)的要求。tDAC≥ln(2)·τ·(N-i)(3)其中式(2)与式(3)中，Ve为CDAC允许的建立误差，Vref为参考电压，为第i次CDAC转换的电压幅度，τ为CDAC的RC时间常数，i为代表第i次转换，N为SARADC的转换精度，为最低有效位。但随着转换速度的提升，逐次逼近型模数转换器必须压缩CDAC的建立时间，因此CDAC的建立问题成为了提高现有逐次逼近型模数转换器速度的技术瓶颈。目前，常用的解决办法是减小时间常数τ和使用冗余技术，其中，减小时间常数是以牺牲SARADC线性度或者增加硬件消耗和功耗为代价；使用冗余技术以增加转换次数为代价，需要在转换速度、硬件消耗和tDAC之间进行折中。
技术实现思路
鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种基于预加重的逐次逼近型模数转换器，用于解决现有技术中逐次逼近型模数转换器因其电容型数模转换器建立时间过长，导致模数转换器转换速度不高的问题。为实现上述目的及其他相关目的，本专利技术提供一种基于预加重的逐次逼近型模数转换器，包括：电容型数模转换器，其一输入端连接采样信号，其另一输入端连接基准电压，用于根据控制信号控制电容阵列中各个电容开关的导通状态连接不同电位的基准电压，输出基于所述采样信号的转换电压；比较器，其一输入端连接所述转换电压，其另一输入端接地，用于比较所述采样信号与转换电压之间大小输出比较信号；数字逻辑单元，其输入端分别连接所述比较信号与时钟信号，其输出端逐次输出数字信号；预加重电路，其输入端连接所述数字逻辑单元，其输出端连接所述电容型模数转换单元，用于提高所述数字信号的高频分量输出经预加重的控制信号至所述电容型模数转换单元。如上所述，本专利技术的基于预加重的逐次逼近型模数转换器，具有以下有益效果：通过在传统的逐次逼近型模数转换器中增加预加重电路，缩短了电容型数模转换器的建立时间，从而在不牺牲线性度的情况下，以较低的硬件消耗和功耗提高了逐次逼近型模数转换器的速度。另外，将预加重方式移植到现有逐次逼近型模数转换器中，对提升其性能有较大帮助。附图说明图1显示为本专利技术提供的一种传统逐次逼近型模数转换器环形原理图；图2显示为本专利技术提供的一种传统逐次逼近型模数转换器的整体时序图；图3显示为本专利技术提供的一种采用预加重技术的原始信号示意图；图4显示为本专利技术提供的一种基于预加重的逐次逼近型模数转换器结构示意图；图5显示为本专利技术提供的一种预加重幅度为A/2的逐次逼近型模数转换器整体时序图；图6显示为本专利技术提供的一种预加重幅度为A/2的预加重逻辑框图；图7显示为本专利技术提供的一种预加重幅度为A/4的逐次逼近型模数转换器整体时序图；图8显示为本专利技术提供的一种预加重幅度为A/4的预加重逻辑框图；图9显示为本专利技术提供的一种采用预加重的电容型数模转换器建立时间对比图。元件标号说明：1电容型数模转换器2比较器3数字逻辑单元4预加重电路具体实施方式以下通过特定的具体实例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本专利技术的其他优点与功效。本专利技术还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本专利技术的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。需要说明的是，以下实施例中所提供的图示仅以示意方式说明本专利技术的基本构想，遂图式中仅显示与本专利技术中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。请参阅图4，为本专利技术提供的一种基于预加重的逐次逼近型模数转换器结构示意图，包括：电容型数模转换器1，其一输入端连接采样信号，其另一输入端连接基准电压，用于根据控制信号控制电容阵列中各个电容开关的导通状态连接不同电位的基准电压，输出基于所述采样信号的转换电压；具体地，所述电容型数模转换器包括电容阵列，所述电容阵列中的电容按照从高至低依次排列，每个电容的上级板使用采样开关连接时钟信号，所述电容的下级板连接控制开关根据所述控制信号连通下级板连接到不同电位，通过电容的上级板输出转换电压至所述比较器的输入端。其中，在电容阵列中按从左至右依次设置MSB(最高有效位数)至LSB(最低有效位数)，所有电容的上级板均通过采样开关Vi连接时钟脉冲信号，其下级板采用控制开关对应连接基准电压(+1/2Vref、-1/2Vref、0)，控制开关的闭合由经预加重电路处理的控制信号Bi(i＝1、2、3…N)决定，当对应的某个电容的控制开关的控制信号为高电平时，其控制开关连接正向的基准电压，相反地，则控制开关接地。比较器2，其一输入端连接所述转换电压，其另一输入端接地，用于比较所述采样信号与转换电压之间大小输出比较信号；数字逻辑单元3，其输入端分别连接所述比较信号与时钟信号，其输出端逐次输出数字信号；预加重电路4，其输入端连接所述数字逻辑单元，其输出端连接所述电容型模数转换单元，用于提高所述数字信号的高频分量输出经预加重的控制信号至所述电容型模数转换单元。对于传统SARADC，比较器2输出结果经过数字逻辑单元3(数字电路)处理后，将电容下极板接到不同的电位。因此CDAC的输出电压VDAC等效于一阶系统对阶跃信号的响应。根据传统SARADC的精度要求，CDAC的建立时间需要满足：tDAC≥ln(2)·τ·(N-i)。因此，对于高速应用场景，需要引入新技术打破原有技术瓶颈。所述逐次逼近型模数转换器中采用预加重电路后的电容型数模转换器需满足如下关系：式(4)中，A表示阶跃幅度，a为预加重幅度，Δ为预加重时间，tDAC为电容型数模转换器的建立时间，τ为电容型数模转换器的RC时间常数，LSB为最低有效位。其中，所述预加重电路按照逐次逼近型模数转换器二分搜索原理调节预加重幅度，a为A/2，A/4，A/8…1/2iA，i非零自然数，针对于非二进制搜索的逐次逼近型模数转换器，a还存在其它可能性。所述预加重电路包括多个与门、多个或门以及多个边沿本文档来自技高网...

【技术保护点】
1.一种基于预加重的逐次逼近型模数转换器，其特征在于，包括：电容型数模转换器，其一输入端连接采样信号，其另一输入端连接基准电压，用于根据控制信号控制电容阵列中各个电容开关的导通状态连接不同电位的基准电压，输出基于所述采样信号的转换电压；比较器，其一输入端连接所述转换电压，其另一输入端接地，用于比较所述采样信号与转换电压之间大小输出比较信号；数字逻辑单元，其输入端分别连接所述比较信号与时钟信号，其输出端逐次输出数字信号；预加重电路，其输入端连接所述数字逻辑单元，其输出端连接所述电容型模数转换单元，用于提高所述数字信号的高频分量，并输出经预加重的控制信号至所述电容型模数转换单元。

【技术特征摘要】
1.一种基于预加重的逐次逼近型模数转换器，其特征在于，包括：电容型数模转换器，其一输入端连接采样信号，其另一输入端连接基准电压，用于根据控制信号控制电容阵列中各个电容开关的导通状态连接不同电位的基准电压，输出基于所述采样信号的转换电压；比较器，其一输入端连接所述转换电压，其另一输入端接地，用于比较所述采样信号与转换电压之间大小输出比较信号；数字逻辑单元，其输入端分别连接所述比较信号与时钟信号，其输出端逐次输出数字信号；预加重电路，其输入端连接所述数字逻辑单元，其输出端连接所述电容型模数转换单元，用于提高所述数字信号的高频分量，并输出经预加重的控制信号至所述电容型模数转换单元。2.根据权利要求1所述的基于预加重的逐次逼近型模数转换器，其特征在于，所述逐次逼近型模数转换器中采用预加重电路后的电容型数模转换器需满足如下关系：式中，A为阶跃幅度，a为预加重幅度，Δ为预加重时间，tDAC为电容型数模转换器的建立时间，τ为电容型数模转换器的RC时间常数，LSB为最低有效位。3.根据权利要求1或2所述的基于预加重的逐次逼近型模数转换器，其特征在于，所述预加重电路按照逐次逼近型模数转换器二分搜索原理调节预加重幅度。4.根据权利要求1所述的基于预加重的逐次逼近型模数转换器，其特征在于，所述预加重电路包括多个与门、多个或门以及多个边沿探测器，所述边沿探测器用于检测输入端的上升沿时产生且输出脉冲信号。5.根据权利要求4所述的基于预加重的逐次逼近型模数转换器，其特征在于，所述预加重电路根据预加重幅度不同对应调节边沿探测器、与门和或门的数量。6.根据权利要求4所述的基于预加重的逐次逼近型模数转换器，其特征在于，所述边沿探测器包括可变延时器、反相器以及与门，所述可变延时器输出端连接所述反相器输入端，所述反相器输出端连接所述与门的一输入端，其另一输入端与所述可变延时器的输入端相连探测上升沿，所述与门输出端输出脉冲信号。7.根据权利要求5所述的基于预加重的逐次逼近型模数转换器，其特征在于，采用可变延时器配置所述边沿探测器脉冲宽度。8.根据权利要求4所述的基于预加重的逐次逼近型模数转换器，其特征在于，当采用预加重幅度为A/2时，所述预加重电路包括第一与门、第二与门、第三与门、第四与门、第一可变延时器、第二可变延时器、第三可变延时器、第一或门、第...

【专利技术属性】
技术研发人员：倪亚波，张勇，徐代果，李婷，刘璐，张正平，付东兵，王健安，
申请(专利权)人：中国电子科技集团公司第二十四研究所，
类型：发明
国别省市：重庆,50