一种时序控制装置及方法制造方法及图纸

本申请实施例公开了一种时序控制装置，时序控制装置包括第一芯片、第二芯片和使能隔离模块；使能隔离模块包括第一上拉电阻、第二上拉电阻、第一场效应管MOS和第二场效应管MOS；第一芯片的电源状态PG信号输出端与第一MOS的栅极G极相连；第一上拉电阻的一端、第二MOS的G极分别与第一MOS的漏极D极相连；第二MOS的D极分别与第二上拉电阻的一端、第二芯片的电平信号输入端相连；若第一MOS处于导通状态，第二MOS处于关断状态，则将电平信号为高电平的PG信号作为使能信号向第二芯片的信号输入端输入；若第一MOS处于关断状态，第二MOS处于导通状态，则不向第二芯片的信号输入端输入信号。

【技术实现步骤摘要】
一种时序控制装置及方法
本申请涉及大数据存储服务器硬件
，特别是涉及一种时序控制装置及方法。
技术介绍
在云计算时代，海量数据存储传输需要大容量的存储载体平台。这种大容量的存储载体，在存储服务系统运行工作过程中，通常需要保证电源模块时序符合行业标准，即需要监视电源输出状态。在现有技术中，通常由电源集成电路(Powerintegratedcircuit，PowerIC)根据电源芯片的反馈信号，控制系统上电或下电的时序。其中，PowerIC可以包括多块电源芯片，且上一级电源芯片的电源状态(PowerGood，PG)信号输出端可以与下一级电源芯片的信号输入端相连，以便上一级电源芯片的PG信号输出端所输出的PG信号可以输入至下一级电源芯片的信号输入端。然而，在现有技术中，存储服务系统运行工作过程中，当电源发生切换，且切换的电源之间存在电压差时，会导致在上电过程中，上一级电源芯片的PG信号存在波动干扰，相应地，PG信号时序电压也会受到干扰(例如高电平波动)；由于下一级电源芯片的信号输入端所输入的信号为上一级电源芯片所输出的PG信号，故下一级电源芯片所输出的PG信号也会受到影响，这样，会导本文档来自技高网...

【技术保护点】
1.一种时序控制装置，其特征在于，所述时序控制装置包括第一芯片、第二芯片和使能隔离模块；所述使能隔离模块包括第一上拉电阻、第二上拉电阻、第一场效应管MOS和第二场效应管MOS；所述第一芯片的电源状态PG信号输出端与所述第一MOS的栅极G极相连；所述第一上拉电阻的一端、所述第二MOS的G极分别与所述第一MOS的漏极D极相连；所述第二MOS的D极分别与所述第二上拉电阻的一端、所述第二芯片的电平信号输入端相连；所述第一上拉电阻的另一端与所述第二上拉电阻的另一端分别与上拉电源相连；所述第一MOS的源极S极和所述第二MOS的S极分别接地；其中，所述第一芯片的PG信号输出端输出PG信号后，若所述第一MOS...

【技术特征摘要】
1.一种时序控制装置，其特征在于，所述时序控制装置包括第一芯片、第二芯片和使能隔离模块；所述使能隔离模块包括第一上拉电阻、第二上拉电阻、第一场效应管MOS和第二场效应管MOS；所述第一芯片的电源状态PG信号输出端与所述第一MOS的栅极G极相连；所述第一上拉电阻的一端、所述第二MOS的G极分别与所述第一MOS的漏极D极相连；所述第二MOS的D极分别与所述第二上拉电阻的一端、所述第二芯片的电平信号输入端相连；所述第一上拉电阻的另一端与所述第二上拉电阻的另一端分别与上拉电源相连；所述第一MOS的源极S极和所述第二MOS的S极分别接地；其中，所述第一芯片的PG信号输出端输出PG信号后，若所述第一MOS处于导通状态，且第二MOS处于关断状态，则所述上拉电源将所述PG信号上拉至高电平，并将电平信号为高电平的所述PG信号作为使能信号向所述第二芯片的信号输入端输入；若所述第一MOS处于关断状态，且第二MOS处于导通状态，则不向所述第二芯片的信号输入端输入信号。2.根据权利要求1所述的装置，其特征在于，所述使能隔离模块还包括隔离电阻；所述隔离电阻的一端与所述第一芯片的电源状态PG信号输出端相连，所述隔离电阻的另一端与所述第一MOS的栅极G极相连；所述隔离电阻用于调整所述第一MOS和所述第二MOS的开启响应时间。3.根据权利要求1或2所述的装置，其特征在于，所述第一MOS和所述第二MOS均为N沟道场效应管。4.根据权利要求1或2所述的装置，其特征在于，所述第一芯片和所述第二芯片为电源集成电路。5.根据权利要求4所述的装置，其特征在于，...

【专利技术属性】
技术研发人员：张兆峰，张军明，
申请(专利权)人：郑州云海信息技术有限公司，
类型：发明
国别省市：河南,41