可提升负载电流与输入电压差间线性度的运算放大器电路制造技术

本发明专利技术是一种运算放大器电路。运算放大器电路包含差分输入级电路与负载级电路。差分输入级电路包含输入电路、电压维持电路与电流源。输入电路包含分别用于接收第一输入信号与第二输入信号的第一输入晶体管与第二输入晶体管。电压维持电路包含第一分支电路与第二分支电路。第一分支电路耦接于第一输入晶体管，其接收第一输入信号，且第二分支电路耦接于第二输入晶体管，其接收第二输入信号。电流源耦接于第一输入晶体管与第二输入晶体管。负载级电路耦接于电压维持电路。

【技术实现步骤摘要】
可提升负载电流与输入电压差间线性度的运算放大器电路
本专利技术是有关于一种运算放大器电路，且特别是有关于一种可提升负载电流与输入电压差间的线性度的运算放大器电路。
技术介绍
当前的电子产品经常将运算放大器电路应用于不同的用途。例如，驱动电路可使用运算放大器电路驱动显示面板(例如，液晶显示面板)。运算放大器经常使用差分对作为接收输入信号的输入级。差分对的线性范围会受到差分对的输入电压差所影响。例如，当输入电压差很小的时候，输入电压差与负载电流(例如以MOSFET实现的差分对时的漏极电流)间的关系为线性。然而，随着输入电压差的增加，输入电压差与负载电流间的关系变为非线性。为提升线性范围，现有技术的差分对会使用较大的偏压电流，但这种方式会消耗较多的功率。请参见图1，其是运算放大器的方块图。运算放大器(OP)电路10包含差分输入级电路111、负载级电路112，以及输出级电路131。差分输入级电路111接收一对包含第一输入信号Vin1与第二输入信号Vin2的差分信号。差分输入级电路111可将第一输入信号Vin1与第二输入信号Vin2间的电压差转换为负载电流i1、i2。负载级电路112可将差分输入级电路111输出的负载电流i1、i2转换为输出信号VOut。负载级电路112可包含主动负载电路(例如晶体管)和/或被动负载电路(例如电阻、电容与电感)。负载级电路112可称为增益级电路。差分输入级电路111与负载级电路112的组合可被视为第一级运算放大器11，且其输出可定义为第一级输出VO1。输出级电路131可视为第二级运算放大器13，且其输出可定义为第二级输出VO2。运算放大器电路10的电压增益Av相当于第一级运算放大器11的电压增益Av1与第二级运算放大器12的电压增益Av2的乘积(Av＝Av1×Av2)。第一级运算放大器11的电压增益Av1为差分输入级电路111的互导Gm与负载级电路102的输出电阻相乘的结果(Av1＝Gm×ro)。输出级电路131提供的第二级输出VO2为单端(single-ended)电压信号。若显示装置使用运算放大器电路10，则可将输出级电路131耦接于显示面板。需注意的是，运算放大器电路10所包含的运算放大器的数量并不需要被限定，且运算放大器电路10的最后一级的运算放大器的输出被用来当作输出信号VOut。在图1的例子中，运算放大器电路10包含两级运算放大器。在其他的实施例中，可能仅有单一级运算放大器或超过两级运算放大器。由于第二级运算放大器(第三级算放大器、第四级运算放大器也是一样)是可选的缘故，以下的叙述着重在第一级运算放大器11，其包含差分输入级电路111与负载级电路112。请参见图2A，其是差分输入级电路的示意图。在此例中，运算放大器电路10的差分输入级电路111包含两个N型金属氧化物半导体场效应晶体管(n-typemetal-oxide-semiconductorfield-effecttransistor，简称为(NMOS晶体管)M01、M02以及电流源Iss。电流源Iss耦接于接地端Gnd。NMOS晶体管Min1与Min2具有相同的栅极宽度与相同的栅极长度。电流源Iss提供的电流值为I。晶体管Min1接收第一输入信号Vin1，且晶体管Min2接收第二输入信号Vin2。在差分输入级电路111中，晶体管Min1、Min2被定义为输入晶体管并操作于饱和区。为讨论输入晶体管Min1、Min2的操作，本公开提供两类线性度提升电路，称为偏压控制电路与电压维持电路。基本上，偏压控制电路用于减少负载电流因为受到电流源与输入电路之间的变化所影响的幅度；而电压维持电路耦接于负载级电路与输入电路之间。流经输入晶体管Min1、Min2的负载电流i1、i2可以下式表示：其中μn为电荷载体有效迁移率(charge-carriereffectivemobility)、W为NMOS晶体管Min1的栅极宽度、L为NMOS晶体管Min1的栅极长度、Cox为单位面积的栅极氧化物电容(gateoxidecapacitanceperunitarea)，且输入电压差Δvin为，Δvin＝Vin1-Vin2。根据式1A与式1B，当负载电流i1与i2可趋近于线性关系，并可以下式表示：即，当式2的条件满足时，负载电流i1、i2与输入电压差△Vin间的关系为线性。在图2A中，差分对的互导Gm为：尽管以上的分析是针对具有NMOS晶体管的差分输入对所为，但对具有PMOS晶体管差分输入对的分析也与前述说明类似，因此此处不予详述。请参见图2B，其是说明图2A所示的差分输入级电路的互导的示意图。其中，横轴为输入电压差△Vin。当输入电压差ΔVin较小时，互导Gm相对稳定，因此负载电流i1、i2以及输入电压差△Vin间具有线性转换关系。当输入电压差△Vin逐渐变大，互导Gm开始减少，且转换关系变为非线性。当输入电压差△Vin超过+ΔV1(或低于-ΔV1)时，互导Gm趋近于0。连带地，差分对无法基于这种输入电压而正常工作。一般说来，希望能使输入晶体管Min1、Min2操作在饱和区。对操作于饱和区的晶体管而言，其漏极电流与栅极-源极电压差Vgs为非线性。假设沟道长度调制效应(channellengthmodulationeffect)可被忽略的情况，第一输入晶体管Min1与第二输入晶体管Min2的漏极电流，以及输入电压差△Vin可表示为式5。在图2中，第一输入晶体管Min1与输入晶体管Min2的漏极电流分别等于负载电流i1、i2。经过式子的推导与简化后，式5可表示为式6。在式6中，源电流Iss等于负载电流i1、i2的加总，即，(Iss＝i1+i2)。接着对式子加以推导与简化，即，将式6的两侧进行平方后，以负载电流i1、i2表示源电流Iss，将可根据式6推导出式7。由于i1-i2＝△ID，Vin1-Vin2＝△Vin，可以得出负载电流i1、i2与输入电压差△Vin间的关系，如图2C所示。此外，差分输入对的互导(Gm)等于对负载电流差值(ΔID＝il-i2)相对输入电压差△Vin微分的结果。当输入电压差△Vin很小时，可满足的关系式。此时，差分输入对的互导(Gm)可以表示为式9。依据式9，当输入电压差很小时，负载电流i1、i2与输入电压差△Vin之间的关系为线性。然而，随着输入电压差△Vin的增加，将无法再从式8推导至式9。因此，在负载电流i1、i2与输入电压差△Vin间的线性度将变差。此外，因为电流源的电流Iss开始聚集于输入晶体管Min1、Min2的其中一个，互导Gm逐渐减小。当输入电压差△Vin的绝对值大于ΔV1时，源自于电流源Iss的全部电流，将同时流经输入晶体管Min1、Min2的其中一个，且差分输入对无法正常运作，即，Gm＝0。尽管以上的分析是以具有NMOS晶体管的差分输入对的操作为基础，但对具有PMOS晶体管的差分输入对而言，也可以类推得出类似的分析，因此，此处不再赘述。请参见图2C，其是以图2A为例，说明负载电流相对于差分输入级电路的输入电压差之间的关系的示意图。纵轴代表负载电流i1、i2且横轴代表输入电压差△Vin。在图2C中，曲线Ci1、Ci2代表第一负载电流i1、第二负载电流i2与输入电压差△Vin间的关系。如曲线C本文档来自技高网...

【技术保护点】
1.一种运算放大器电路，包含：差分输入级电路，包含：第一输入电路，包含：第一输入晶体管，具有第一端、第二端以及用于接收第一输入信号的控制端；以及第二输入晶体管，具有第一端、第二端以及用于接收第二输入信号的控制端；第一电压维持电路，包含：第一分支电路，耦接于所述第一输入晶体管的所述第一端与所述第一输入晶体管的所述控制端，其中所述第一分支电路接收所述第一输入信号；以及第二分支电路，耦接于所述第二输入晶体管的所述第一端与所述第二输入晶体管的所述控制端，其中所述第二分支电路接收所述第二输入信号；以及第一电流源，耦接于所述第一输入晶体管的所述第二端与所述第二输入晶体管的所述第二端；以及负载级电路，耦接于所述第一电压维持电路，其产生第一级输出。

【技术特征摘要】
2017.05.19 US 62/508,457;2017.11.03 US 15/802,6171.一种运算放大器电路，包含：差分输入级电路，包含：第一输入电路，包含：第一输入晶体管，具有第一端、第二端以及用于接收第一输入信号的控制端；以及第二输入晶体管，具有第一端、第二端以及用于接收第二输入信号的控制端；第一电压维持电路，包含：第一分支电路，耦接于所述第一输入晶体管的所述第一端与所述第一输入晶体管的所述控制端，其中所述第一分支电路接收所述第一输入信号；以及第二分支电路，耦接于所述第二输入晶体管的所述第一端与所述第二输入晶体管的所述控制端，其中所述第二分支电路接收所述第二输入信号；以及第一电流源，耦接于所述第一输入晶体管的所述第二端与所述第二输入晶体管的所述第二端；以及负载级电路，耦接于所述第一电压维持电路，其产生第一级输出。2.如权利要求1所述的运算放大器电路，其中所述差分输入级电路还包含：第二输入电路，包含：第三输入晶体管，具有第一端、第二端，以及用于接收第三输入信号的控制端；以及第四输入晶体管，具有第一端、第二端，以及用于接收第四输入信号的控制端；以及第二电压维持电路，包含：第三分支电路，耦接于所述第三输入晶体管的所述第一端与所述第三输入晶体管的所述控制端，其中所述第三分支电路接收所述第三输入信号；以及第四分支电路，耦接于所述第四输入晶体管的所述第一端与所述第四输入晶体管的所述控制端，其中所述第四分支电路接收所述第四输入信号；以及第二电流源，耦接于所述第三输入晶体管的所述第二端与所述第四输入晶体管的所述第二端，其中所述负载级电路耦接于所述第二电压维持电路。3.如权利要求2所述的运算放大器电路，其中所述第一输入信号与所述第三输入信号相同，且所述第二输入信号与所述第四输入信号相同。4.如权利要求3所述的运算放大器电路，其中，所述第一输入晶体管与所述第三输入晶体管彼此互补；所述第二输入晶体管与所述第四输入晶体管彼此互补；以及所述第一电压维持电路与所述第二电压维持电路彼此互补。5.如权利要求1所述的运算放大器电路，其中，所述第一分支电路包含第一追踪晶体管与第二追踪晶体管，且所述第二分支电路包含第三追踪晶体管与第四追踪晶体管，其中所述第一追踪晶体管、所述第二追踪晶体管、所述第三追踪晶体管与所述第四追踪晶体管各自包含第一端、第二端与控制端。6.如权利要求5所述的运算放大器电路，其中，所述第一追踪晶体管的所述第一端、所述第二追踪晶体管的所述第一端、所述第三追踪晶体管的所述第一端与所述第四追踪晶体管的所述第一端耦接于所述负载级电路；所述第一追踪晶体管的所述控制端与所述第三追踪晶体管的所述控制端耦接于所述第一输入晶体管的所述控制端，其接收所述第一输入信号；所述第二追踪电晶的所述控制端与所述第四追踪晶体管的所述控制端耦...

【专利技术属性】
技术研发人员：卢志文，周志宪，曾柏瑜，程智修，
申请(专利权)人：联咏科技股份有限公司，
类型：发明
国别省市：中国台湾,71