一种基于FPGA实现的分数阶积分器制造技术

本实用新型专利技术涉及一种基于FPGA实现的分数阶积分器，包括：量化模块，用于量化分数阶积分器的系数，得到分数阶积分器时域下的差分表达式；FPGA模块，用于根据所述差分表达式，将所述分数阶积分器的实现分解为无反馈结构的零点系数的FPGA实现、无反馈结构的极点系数的FPGA实现及无反馈结构的顶层运算的FPGA实现。本实用新型专利技术提供的技术方案，提高了高阶IIR滤波器的系统稳定性，并简化了系统结构。

A Fractional Integrator Based on FPGA

The utility model relates to a fractional integrator based on FPGA, which includes: a quantization module for quantifying the coefficients of the fractional integrator and obtaining the differential expression in the fractional integrator time domain; and a FPGA module for decomposing the implementation of the fractional integrator into a feedback-free structure according to the differential expression. The realization of zero coefficient in FPGA, pole coefficient in non-feedback structure in FPGA and top-level operation in non-feedback structure in FPGA. The technical scheme provided by the utility model improves the system stability of the high-order IIR filter and simplifies the system structure.

【技术实现步骤摘要】
一种基于FPGA实现的分数阶积分器
本技术涉及数字滤波器
，具体涉及一种基于FPGA实现的分数阶积分器。
技术介绍
数字滤波器由数字乘法器、加法器和延时单元组成的一种算法或装置。数字滤波器的功能是对输入离散信号的数字代码进行运算处理，以达到改变信号频谱的目的。数字滤波器具有可靠性高、一致性好和参数设置便捷等优点，在许多应用领域使用数字滤波器替代模拟滤波器可获得更为理想的性能。数字滤波器包括：FIR滤波器(FiniteImpulseResponse滤波器，有限长单位冲激响应滤波器)和IIR滤波器(InfiniteImpulseResponse滤波器，无限长单位激响应滤波器)。与FIR滤波器相比，IIR滤波器具有更好的幅频特性。由于具有反馈回路，IIR滤波器在相同阶数时取得的滤波效果更好。然而IIR滤波器存在稳定性问题，这主要取决于IIR滤波器具有反馈型结构，滤波器传递函数的零极点分布影响其稳定性。低阶IIR滤波器结构简单，电路容易实现，稳定性好，但由于阶数太低，限制了系统的滤波降噪能力，造成系统整体的性能不高；高阶IIR滤波器滤波降噪能力强，但面临系统的稳定性变差问题，需要合理设计系统结构与参数。
技术实现思路
有鉴于此，本技术的目的在于克服现有技术的不足，提供一种基于FPGA实现的分数阶积分器，提高高阶IIR滤波器的系统稳定性，并简化系统结构。为实现以上目的，本技术采用如下技术方案：一种基于FPGA实现的分数阶积分器，包括：量化模块，用于量化分数阶积分器的系数，得到分数阶积分器时域下的差分表达式；FPGA模块，用于根据所述差分表达式，将所述分数阶积分器的实现分解为无反馈结构的零点系数的FPGA实现、无反馈结构的极点系数的FPGA实现及无反馈结构的顶层运算的FPGA实现。优选地，所述量化模块，包括：获取子模块，用于获取分数阶积分器的标准传递函数；变形子模块，用于将所述标准传递函数变形为分数阶传递函数；量化子模块，用户对所述分数阶传递函数的系数进行量化；输出子模块，用于根据量化后的系数，输出所述分数阶传递函数时域下的差分表达式。优选地，所述量化子模块，还用于将量化后的分数阶传递函数分母系数的第一项设置为2的整数次幂次方的形式。优选地，若所述标准传递函数包括：比例系数、积分系数和半阶积分算子，则所述变形子模块，包括：接收子模块，用于接收用户设定的比例系数和积分系数；展开子模块，用于采用预设的积分算法将所述半阶积分算子展开；代入子模块，用于将所述比例系数、积分系数和展开后的半阶积分算子代入到所述标准传递函数中，将所述标准传递函数变形为分数阶传递函数。优选地，所述展开子模块，具体用于采用Al-aloui算法对所述半阶积分算子进行数值逼近，以将所述半阶积分算子展开。优选地，所述FPGA模块，包括：求差子模块，用于对零点系数的FPGA实现结果与极点系数的FPGA实现结果做差运算；移位子模块，用于对所述求差模块输出的结果进行移位；截位子模块，用于将所述移位模块输出的结果截位后输出。优选地，所述FPGA模块，还包括：第一移位相加子模块，用于实现所述零点系数的常系数乘法运算；第一求和子模块，用于对所述第一移位相加子模块的运算结果求和，以输出零点系数的FPGA实现结果；第二移位相加子模块，用于实现所述极点系数的常系数乘法运算；第二求和子模块，用于对所述第二移位相加子模块的运算结果求和，以输出极点系数的FPGA实现结果。优选地，所述零点系数的FPGA实现与极点系数的FPGA实现皆采用FIR滤波器实现时所使用的方法。本技术采用以上技术方案，至少具备以下有益效果：由上述技术方案可知，本技术提供的这种基于FPGA实现的分数阶积分器，针对传统IIR滤波器存在设计参数多、稳定性差的问题，将传统整数阶IIR滤波器和分数阶微积分运算相结合，构造分数阶IIR滤波器，由于分数阶IIR滤波器属于广义的整数高阶IIR滤波器，具有高阶IIR滤波器的所有优势，同时分数阶滤波器在稳定性、鲁棒性方面较整数阶滤波器具有明显优势。可以理解的是，目前对于数字滤波器的设计多局限于软件仿真，在硬件实现时还需解决字长确定及浮点乘法定点化的问题。由于DSP硬件资源丰富运算能力强，使用DSP芯片实现数字滤波器软件设计较为简单，但硬件系统较为复杂。与DSP相比，FPGA在成本、功耗、灵活性上都更有优势。本技术通过对高阶IIR滤波器频域下传递函数的系数量化，得到分数阶积分器时域下的差分表达式，并通过对差分表达式进行分解，将具有反馈结构的分数阶积分器分解为了无反馈结构的零点系数的FPGA实现、极点系数的FPGA实现及顶层运算的FPGA实现，简化了系统结构，提高了系统稳定性。附图说明为了更清楚地说明本技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为本技术一实施例提供的一种基于FPGA实现的分数阶积分器的示意框图；图2为本技术一实施例提供的分数阶积分器的直接型实现结构示意框图。具体实施方式为使本技术的目的、技术方案和优点更加清楚，下面将对本技术的技术方案进行详细的描述。显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所得到的所有其它实施方式，都属于本技术所保护的范围。下面通过附图和实施例，对本技术的技术方案做进一步的详细描述。参见图1，本技术一实施例提供的一种基于FPGA实现的分数阶积分器100，包括：量化模块101，用于量化分数阶积分器的系数，得到分数阶积分器时域下的差分表达式；FPGA模块102，用于根据所述差分表达式，将所述分数阶积分器的实现分解为无反馈结构的零点系数的FPGA实现、无反馈结构的极点系数的FPGA实现及无反馈结构的顶层运算的FPGA实现。需要说明的是，分数阶微积分理论是将普通意义下的微积分运算的运算阶次从整数阶推广到分数和复数的情况。分数阶微积分因其阶次灵活性，被逐渐应用于工程实践中，特别是在信息科学领域中，一些新颖的应用被相继提出和实现，如系统建模、曲线拟合、信号滤波、模式识别、图像边界提取、系统辨识、系统稳定性分析等等。由上述技术方案可知，本技术提供的这种基于FPGA实现的分数阶积分器，针对传统IIR滤波器存在设计参数多、稳定性差的问题，将传统整数阶IIR滤波器和分数阶微积分运算相结合，构造分数阶IIR滤波器，由于分数阶IIR滤波器属于广义的整数高阶IIR滤波器，具有高阶IIR滤波器的所有优势，同时分数阶滤波器在稳定性、鲁棒性方面较整数阶滤波器具有明显优势。可以理解的是，目前对于数字滤波器的设计多局限于软件仿真，在硬件实现时还需解决字长确定及浮点乘法定点化的问题。由于DSP硬件资源丰富运算能力强，使用DSP芯片实现数字滤波器软件设计较为简单，但硬件系统较为复杂。与DSP相比，FPGA在成本、功耗、灵活性上都更有优势。本技术通过对高阶IIR滤波器频域下传递函数的系数量化，得到分数阶积分本文档来自技高网...

【技术保护点】
1.一种基于FPGA实现的分数阶积分器，其特征在于，包括：量化模块，用于量化分数阶积分器的系数，得到分数阶积分器时域下的差分表达式；FPGA模块，用于根据所述差分表达式，将所述分数阶积分器的实现分解为无反馈结构的零点系数的FPGA实现、无反馈结构的极点系数的FPGA实现及无反馈结构的顶层运算的FPGA实现。

【技术特征摘要】
1.一种基于FPGA实现的分数阶积分器，其特征在于，包括：量化模块，用于量化分数阶积分器的系数，得到分数阶积分器时域下的差分表达式；FPGA模块，用于根据所述差分表达式，将所述分数阶积分器的实现分解为无反馈结构的零点系数的FPGA实现、无反馈结构的极点系数的FPGA实现及无反馈结构的顶层运算的FPGA实现。2.根据权利要求1所述的分数阶积分器，其特征在于，所述量化模块，包括：获取子模块，用于获取分数阶积分器的标准传递函数；变形子模块，用于将所述标准传递函数变形为分数阶传递函数；量化子模块，用户对所述分数阶传递函数的系数进行量化；输出子模块，用于根据量化后的系数，输出所述分数阶传递函数时域下的差分表达式。3.根据权利要求2所述的分数阶积分器，其特征在于，所述量化子模块，还用于将量化后的分数阶传递函数分母系数的第一项设置为2的整数次幂次方的形式。4.根据权利要求2所述的分数阶积分器，其特征在于，若所述标准传递函数包括：比例系数、积分系数和半阶积分算子，则所述变形子模块，包括：接收子模块，用于接收用户设定的比例系数和积分系数；展开子模块，用于采用预设的积分算法将所述半阶积分算子展开；代入子模块，用于将所述比例系数、积分...

【专利技术属性】
技术研发人员：徐驰，金予，李欢，
申请(专利权)人：北京化工大学，
类型：新型
国别省市：北京,11