一种集成电路及方法技术

本发明专利技术描述了有关于保持时间补偿的方法及装置，其使用自由金属段或者集成电路的其他导电段。具有自由段保持时间补偿的集成电路可以包括单片半导体基板，其上放置有第一设备和第二设备。另外，集成电路可以包括电节点，其电连接第一设备与第二设备。电节点可以包括一个或多个导电元件，其贡献电节点处的总电容，使得电节点处的总电容具有满足电节点处的保持时间要求的值。本发明专利技术通过一个或多个导电元件，以修复电节点处的保持时间要求，解决了传统方法的不利影响。

An Integrated Circuit and Method

The invention describes a method and device for holding time compensation, which uses free metal segments or other conductive segments of integrated circuits. An integrated circuit with free-period holding time compensation may include a monolithic semiconductor substrate on which a first device and a second device are placed. In addition, an integrated circuit may include an electrical node that electrically connects the first device to the second device. An electrical node may include one or more conductive elements that contribute the total capacitance at the electrical node so that the total capacitance at the electrical node has a value that meets the retention time requirement at the electrical node. The invention adopts one or more conductive elements to repair the retention time requirement at the electrical node, and solves the adverse effects of the traditional method.

【技术实现步骤摘要】
一种集成电路及方法交叉引用本申请主张在2017年03月27日提出的申请号为62/476,937的美国专利申请的优先权，其内容整体以引用方式并入本文中。
本专利技术一般涉及数字集成电路(integratedcircuit，IC)设计，并且更具体而言，涉及使用自由金属段的时序收敛(timingclosure)技术。
技术介绍
除非此处另有说明外，本部分所描述的方法相对于下面列出的权利要求而言不是现有技术，并且通过本部分的引入不被承认是现有技术。对于数字和混合信号的集成电路设计，例如制作在一个或多个单片半导体基板上的超大规模集成(very-large-scaleintegrated，VLSI)电路或者系统的这些，必要的是，在时序逻辑门中满足时序要求或者约束，使得电路或者系统可以按照设计的预期进行工作。通常，时序要求可以包括各种建立时间、保持时间和跳变(例如，转换(slew)速率)标准，以在IC的时序逻辑门的输入端或者输出端处被满足。在当代IC设计流中，在IC的逻辑门被合成之后，时序要求在流的后续阶段被处理。专用软件工具通常被使用以检测IC设计内的所有时序要求是否均被满足。软件工具还可以细调本文档来自技高网...

【技术保护点】
1.一种集成电路，其特征在于，包括：单片半导体基板；第一设备，放置在所述单片半导体基板上；第二设备，放置在所述单片半导体基板上；以及电节点，电连接所述第一设备与所述第二设备，其中所述电节点包括贡献所述电节点处的总电容的一个或多个导电元件，其中所述电节点处的所述总电容满足所述电节点处的保持时间要求。

【技术特征摘要】
2017.03.27 US 62/476,937;2018.03.13 US 15/919,8961.一种集成电路，其特征在于，包括：单片半导体基板；第一设备，放置在所述单片半导体基板上；第二设备，放置在所述单片半导体基板上；以及电节点，电连接所述第一设备与所述第二设备，其中所述电节点包括贡献所述电节点处的总电容的一个或多个导电元件，其中所述电节点处的所述总电容满足所述电节点处的保持时间要求。2.如权利要求1中所述的集成电路，其特征在于，在操作期间，所述电节点传输具有至少一个逻辑跳变的时变数字信号。3.如权利要求1中所述的集成电路，其特征在于，所述第一设备包括第一时序逻辑设备，或者位于一个或多个第一组合逻辑门之后的所述第一时序逻辑设备；所述第二设备包括第二时序逻辑设备，或者位于一个或多个第二组合逻辑门之后的所述第二时序逻辑设备；以及所述第一时序逻辑设备和所述第二时序逻辑设备时钟同步。4.如权利要求1中所述的集成电路，其特征在于，所述一个或多个导电元件的第一子集包括将所述第一设备电耦接到所述第二设备的主接线，其中所述主接线具有连接到所述第一设备的输出端的第一端和连接到所述第二设备的输入端的第二端；所述一个或多个导电元件的第二子集包括具有固定端和自由端的至少一个补偿节；所述至少一个补偿节通过所述固定端电耦接到所述主接线；以及所述自由端不电耦接到除了所述电节点之外的所述集成电路的任何电节点。5.如权利要求4中所述的集成电路，其特征在于，所述至少一个补偿节贡献补偿电容作为所述电节点处的所述总电容的部分，并且没有所述补偿电容，所述保持时间要求不被满足。6.如权利要求4中所述的集成电路，其特征在于，所述第一设备和所述第二设备中的每个包括时序逻辑设备；所述集成电路还包括：一个或多个组合逻辑门，插入在所述主接线的所述第一端与第一时序逻辑设备的所述输出端之间；或者一个或多个组合逻辑门，插入在所述主接线的所述第二端与第二时序逻辑设备的所述输入端之间。7.如权利要求4中所述的集成电路，其特征在于，通过将所述固定端连接到所述主接线的接合位置，所述至少一个补偿节电耦接到所述主接线；所述接合位置与所述固定端均位于所述集成电路的同一金属层；以及所述固定端就地连接到所述同一金属层上的所述接合位置。8.如权利要求4中所述的集成电路，其特征在于，通过将所述固定端连接到所述主接线的接合位置，所述至少一个补偿节电耦接到所述主接线；所述接合位置位于所述集成电路的第一导电层，且所述固定端位于与所述第一导电层相邻的所述集成电路的第二导电层；以及通过所述第一导电层与所述第二导电层之间的一个或多个通孔，所述固定端连接到所述接合位置。9.如权利要求4中所述的集成电路，其特征在于，通过将所述固定端连接到所述主接线的接合位置，所述至少一个补偿节电耦接到所述主接线；所述接合位置位于所述集...

【专利技术属性】
技术研发人员：卢建邦，张裕东，杨喻名，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：中国台湾,71