识别钥生成装置及其管理方法制造方法及图纸

本发明专利技术提供一种识别钥生成装置及其管理方法，其根据起源于半导体的工程偏差的所述半导体的导电层之间的任意连接状态生成的多个阻力(resistance)；在所述多个阻力中判别比第一临界值大，比第二临界值小的阻力值的第一组；通过判读在所述多个阻力中不属于所述第一组的至少一个阻力，判读数据值形态的识别钥，从而提高可靠性。

Identification Key Generator and Its Management Method

The invention provides an identification key generation device and a management method thereof, which generates multiple resistance according to the arbitrary connection state between the conductive layers of the semiconductor originating from the engineering deviation of the semiconductor, and discriminates the first group of resistance values larger than the first critical value and smaller than the second critical value among the multiple resistance values. By interpreting at least one resistance that does not belong to the first group in the plurality of resistance, the identification key of the data value form is interpreted, thereby improving reliability.

【技术实现步骤摘要】
【国外来华专利技术】识别钥生成装置及其管理方法
本专利技术涉及数据保安领域，进一步具体地，涉及使用于密码化及解扰方法及数据签名等的识别钥生成装置及其管理方法。
技术介绍
PUF(PhysicallyUnclonableFunction)可提供不可预测(Unpredictable)的数据值。各个PUF被供正确的制造工程，且及时在相同等的工程被制造，所述各个PUF所提供的数据值不同。PUF可被称为不可复制的POWF(PhysicalOne-WayFunctionpracticallyimpossibletobeduplicated)或PRF(PhysicalRandomFunction)。这种PUF的特性可利用为生成用于保安及/或认证的加密钥匙。也就是说，为提供用于对设备与另一个设备进行区分的唯一键(Uniquekeytodistinguishdevicesfromoneanother)，可利用PUF。目前，在韩国注册专利10-1139630号(以下'630专利)以提出实现PUF的方法。在'630专利，提出了利用半导体的工程变异，概率性地决定半导体层(Conductivelayersorconductivenodes)之间夹层接触(Inter-layercontact)或通过(via)是否生成，生成PUF的方法。在'630专利提出的实施列之一为通过将形成在导电层之间的通过(Via)尺寸设计地小，使通过被形成的情况与不被形成的情况随机发生。从而，生成出了不能进行人为的推测的随机数据值。
技术实现思路
用于解决问题的手段根据一个侧面，识别钥生成装置，包括：识别钥提供部，提供根据起源于半导体的工程偏差的所述半导体的导电层之间的任意连接状态生成的多个阻力(resistance)；判别部，在所述多个阻力中判别具有比第一临界值大，比第二临界值小的阻力值的第一组；及判读部，通过判读在所述多个阻力中不属于所述第一组的至少一个阻力，提供数据值形态的识别钥。根据一个实施列，识别钥生成装置，进一步包括：控制器，在所述多个阻力中，将识别包括在所述第一组的阻力的信息记录在储存器。根据一个实施列，所述的识别包括在第一组的阻力的所述信息为包括在所述多个阻力中的所述第一组的阻力的地址。根据一个实施列，所述的多个阻力为配置于所述导电层之间的接触或通过中的任何一个。根据一个实施列，所述判别部，包括：第一判别元素，在第1时间区间，用于判别所述多个阻力的各个大小是否大于所述第一临界值；及第二判别元素，在与所述第一时间区间相异的第二时间区间，用于判别所述多个阻力的各个大小是否大于所述第二临界值。根据一个实施列，所述判别部，进一步包括：第三判别元素，判别所述多个阻力的各个大小是否大于第三临界值，所述判读部在所述多个阻力中，对不属于所述第一组的至少一个阻力，利用与所述第三临界值的比较结果，提供识别钥，所述第三临界值大于所述第一临界值，且小于所述第二临界值。根据另一个侧面，识别钥生成装置，包括:识别钥提供部，提供根据起源于半导体的工程偏差的所述半导体的导电层之间的任意连接状态生成的多个阻力(resistance)；判别部，在选择晶体管关闭(off)状态下，利用将被认可至所述多个阻力的输出电压上拉至供给电压的上拉阻力，在所述多个阻力中，判别比第一临界值大，比第二临界值小的阻力值的第一组；及判读部，所述多个阻力中，通过判读不属于所述第一组的至少一个阻力，提供数据值形态的识别钥。根据一个实施例，所述判别部，在所述多个阻力中，所述选择晶体管被打开之后，将所述输出电压放电到临界电压以下时所需的时间比第一临界时间大，比第二临界时间小的阻力判别为第一组。根据一个实施列，所述判读部，在所述多个阻力中利用不属于所述第一组的至少一个阻力，根据所述输出电压放电至所述临界电压以下时所需的时间与第三临界时间进行比较的结果，判读所述识别钥，所述第三临界时间大于第一临界时间，且小于第二临界时间。根据一个实施列，所述判别部在所述多个阻力中，将所述选择晶体管被打开之后，预定标准时间被消耗之后的所述输出电压大于第一临界电压，小于第二临界电压的阻力判别为第一组。根据一个实施列，所述判读部，在所述多个阻力中利用不属于所述第一组的至少一个阻力，根据所述输出电压放电至所述临界电压以下时所需的时间与第三临界时间进行比较的结果，判读所述识别钥，所述第三临界时间大于第一临界时间，且小于第二临界时间。根据另一个侧面，识别钥生成装置管理方法，包括：在起源于半导体的工程偏差的所述半导体的导电层之间的任意连接状态生成的多个阻力(resistance)中，判别具有比第一临界值大，比第二临界值小的阻力的第一组的步骤；及在所述多个阻力中，通过判读不属于所述第一组的至少一个阻力，生成数据值形态的识别钥的步骤。根据一个实施列，所述的识别钥生成方法，进一步包括：在所述多个阻力中，将对包括在所述第一组的阻力进行识别的信息记录于储存器的步骤。根据一个实施列，所述的对包括在第一组的阻力进行识别的所述信息为包括在所述多个阻力中包括在所述第一组的阻力地址。根据一个实施列，所述的多个阻力为配置于所述导电层之间的接触或通过中的任何一个。根据一个实施列，所述的判别第一组的步骤，包括：在第一时间区间，判别所述多个阻力的各个大小是否大于所述第一临界值的步骤；及在与所述第一时间区间相异的第二时间区间，判别所述多个阻力的各个大小是否大于所述第二临界值的步骤。根据一个实施列，所述的判别所述第一组的步骤进一步包括判断所述多个阻力的大小是否大于所述第三临界值的步骤，所述生成识别钥的步骤进一步包括在所述多个阻力中，针对不属于所述第一组的至少一个阻力，利用于所述第三临界值的比较结果生成所述识别钥的步骤，所述第三临界值大于所述第一临界值，且小于所述第二临界值。附图说明图1是示出根据一个实施列的识别钥生成装置的示例性框图。图2是示出根据一个实施列的识别钥生成装置的有关通过PUF的特性的示例图。图3是示出根据一个实施列的识别钥生成装置的有关通过PUF的特性的示例图。图4是示出根据一个实施列的识别钥生成装置中，说明判别夹层接触或通过的阻力的过程的图。图5a至图5b是说明根据一个实施列的识别钥生成装置的判别部的图。图6a至图6c是说明根据一个实施列的识别钥生成装置的判读部的图。图7是说明根据一个实施列的识别钥生成装置的判读部的图。图8是说明根据一个实施例的识别钥生成装置的判读部的图。图9a及图9b是说明根据一个实施列的识别钥生成装置的判别部的图。图10a及图10b是说明根据一个实施列的识别钥生成装置的判读部的图。图11及12是说明根据一个实施例的识别钥生成装置的判读部的图。具体实施方式有关实施列的，在结构、技能方面的特定说明仅为举例的目的被揭示，可被变形为多种形态执行。因此，实施例并不局限于特定揭示形态，而本说明书的范围包含技术思想所包含的变更、均等物或替代物。第1或第2等术语在说明多种构成要素时可被使用，但这些术语应该以区分一种构成要素与另一种要素为目的被揭示。比如，第1构成要件可被命名为第2构成要件，类似地，第2构成要件可被命名为第1构成要件。当某种构成要件被提为与另一种构成要件“已被连接”时，应理解为另一种构成要件可能与构成要件被直接连接或被直接接入，也有可能中间存在着其本文档来自技高网...

【技术保护点】
1.一种识别钥生成装置，包括：识别钥提供部，提供根据起源于半导体的工程偏差的所述半导体的导电层之间的任意连接状态生成的多个阻力(resistance)；判别部，在所述多个阻力中判别具有比第一临界值大，比第二临界值小的阻力值的第一组；以及判读部，通过判读在所述多个阻力中不属于所述第一组的至少一个阻力，提供数据值形态的识别钥。

【技术特征摘要】
【国外来华专利技术】2016.01.19 KR 10-2016-00065641.一种识别钥生成装置，包括：识别钥提供部，提供根据起源于半导体的工程偏差的所述半导体的导电层之间的任意连接状态生成的多个阻力(resistance)；判别部，在所述多个阻力中判别具有比第一临界值大，比第二临界值小的阻力值的第一组；以及判读部，通过判读在所述多个阻力中不属于所述第一组的至少一个阻力，提供数据值形态的识别钥。2.根据权利要求1所述的识别钥生成装置，进一步包括：控制器，在所述多个阻力中，将识别包括在所述第一组的阻力的信息记录在储存器。3.根据权利要求2所述的识别钥生成装置，其中，所述的识别包括在第一组的阻力的所述信息为包括在所述多个阻力中的所述第一组的阻力的地址。4.根据权利要求1所述的识别钥生成装置，其中，所述的多个阻力为配置于所述导电层之间的接触或通过中的任何一个。5.根据权利要求1所述的识别钥生成装置，其中，所述判别部，包括：第一判别元素，在第1时间区间，用于判别所述多个阻力的各个大小是否大于所述第一临界值；以及第二判别元素，在与所述第一时间区间相异的第二时间区间，用于判别所述多个阻力的各个大小是否大于所述第二临界值。6.根据权利要求5所述的识别钥生成装置，其中，所述判别部，进一步包括：第三判别元素，判别所述多个阻力的各个大小是否大于第三临界值，所述判读部在所述多个阻力中，对不属于所述第一组的至少一个阻力，利用与所述第三临界值的比较结果，提供识别钥，所述第三临界值大于所述第一临界值，且小于所述第二临界值。7.一种识别钥生成装置，包括:识别钥提供部，提供根据起源于半导体的工程偏差的所述半导体的导电层之间的任意连接状态生成的多个阻力(resistance)；判别部，在选择晶体管关闭(off)状态下，利用将被认可至所述多个阻力的输出电压上拉至供给电压的上拉阻力，在所述多个阻力中，判别比第一临界值大，比第二临界值小的阻力值的第一组；以及判读部，所述多个阻力中，通过判读不属于所述第一组的至少一个阻力，提供数据值形态的识别钥。8.根据权利要求7所述的识别钥生成装置，其中，所述判别部，在所述多个阻力中，所述选择晶体管被打开之后，将所述输出电压放电到临界电压以下时所需的时间比第一临界时间大，比第二临界时间小的阻力判别为第一组。9.根据权利要求8所述的识别钥生成装置，其中，所述判读部，...

【专利技术属性】
技术研发人员：崔秉德，金东奎，
申请(专利权)人：ICTK控股有限公司，汉阳大学校产学协力团，
类型：发明
国别省市：韩国,KR