具有系统高速缓存和本地资源管理的功率降低存储器子系统技术方案

针对用于降低存储器子系统功率的方法，公开了系统、方法和计算机程序。在一种示例性方法中，系统资源管理器向双数据速率(DDR)子系统提供多个存储器客户端的存储器性能要求。所述DDR子系统和所述系统资源管理器存在在被电气地耦合到动态随机存取存储器(DRAM)的片上系统(SoC)上。确定与存在在所述DDR子系统上的系统高速缓存相关联的所述多个存储器客户端中的每个存储器客户端的高速缓存命中率。所述DDR子系统基于从所述系统资源管理器接收的所述存储器性能要求和所述多个存储器客户端的所述高速缓存命中率来对DDR时钟频率进行控制。

Power Reduction Memory Subsystem with System Cache and Local Resource Management

Systems, methods and computer programs are disclosed for methods used to reduce the power of memory subsystems. In an illustrative approach, system resource managers provide memory performance requirements for multiple memory clients to a dual data rate (DDR) subsystem. The DDR subsystem and the system resource manager exist on a SoC electrically coupled to a dynamic random access memory (DRAM). Determines the cache hit rate for each memory client in the plurality of memory clients associated with the system cache existing on the DDR subsystem. The DDR subsystem controls the clock frequency of the DDR based on the memory performance requirements received from the system resource manager and the cache hit rate of the multiple memory clients.

【技术实现步骤摘要】
【国外来华专利技术】具有系统高速缓存和本地资源管理的功率降低存储器子系统
技术介绍
便携式计算设备(例如，蜂窝电话、智能电话、平板型计算机、便携式数字助理(PDA)、便携式游戏控制台、可穿戴设备和其它的电池供电的设备)和其它的计算设备继续提供不断扩张的系列的特征和服务，并且为用户提供前所未有的水平的对信息、资源和通信的访问。为了跟上这些服务增强的步伐，这样的设备已经变得更强大和更复杂。便携式计算设备现在通常包括片上系统(SoC)，SoC包括被嵌入在单个衬底上的多个存储器客户端(例如，一个或多个中央处理单元(CPU)、图形处理单元(GPU)、数字信号处理器(DSP)等)。存储器客户端可以从经由双数据速率(DDR)总线被电气地耦合到SoC的动态随机存取存储器(DRAM)存储器系统读数据和在其中存储数据。DDR系统功率正在日益变成总电池使用的重大部分。DDR系统功率的大部分是由去往DRAM的读/写业务产生的。随着系统变得更复杂，它们需要更高的业务带宽，并且业务模式变得更复杂和随机，产生增加的能量支出。合并末级系统高速缓存可以减少DDR业务的量。然而，甚至在具有由系统高速缓存提供的好处的情况下，因为DDR子系统必须以为不可预测的业务提供服务所需的最坏情况下的电压和频率操作，所以其仍然可能浪费功率。现有的解决方案尝试通过使用对DDR时钟频率的开环调整来节约DDR功率。然而，因为为了避免性能下降而调整必须是保守的，所以这些解决方案是次优的。尽管存在一些功率节省，但进一步的调整可以损害端用户体验。相应地，存在对于用于降低存储器子系统功率的改进了的系统和方法的需求。
技术实现思路
公开了用于降低存储器子系统功率的系统、方法和计算机程序。在一种示例性方法中，系统资源管理器向双数据速率(DDR)存储器子系统提供多个存储器客户端的存储器性能要求。所述DDR子系统和所述系统资源管理器存在在被电气地耦合到动态随机存取存储器(DRAM)的片上系统(SoC)上。确定与存在在所述DDR子系统上的系统高速缓存相关联的所述多个存储器客户端中的每个存储器客户端的高速缓存命中率。所述DDR子系统基于从所述系统资源管理器接收的所述存储器性能要求和所述多个存储器客户端的所述高速缓存命中率来调整对所述DRAM的访问。一种用于降低存储器子系统功率的系统的另一个实施例包括动态随机存取存储器(DRAM)和经由DDR总线被电气地耦合到所述DRAM的片上系统(SoC)。所述SoC包括经由SoC总线被电气地耦合的多个存储器客户端、系统资源管理器和DDR子系统。所述系统资源管理器被配置为确定所述多个存储器客户端的存储器性能要求。所述DDR子系统包括系统高速缓存。所述DDR子系统被配置为执行以下操作：确定与所述系统高速缓存相关联的所述多个存储器客户端中的每个存储器客户端的高速缓存命中率；以及基于从所述系统资源管理器接收的所述存储器性能要求和所述多个存储器客户端的所述高速缓存命中率来调整对所述DRAM的访问。附图说明在附图中，除非另外指出，否则相似的标号贯穿各种视图指相似的部分。对于诸如是“102A”或者“102B”这样的具有字母字符名称的标号，字母字符名称可以区分出现在相同的图中的两个相似的部分或者元素。在预期标号包括全部图中的具有相同的标号的全部部分时，可以省略标号的字母字符名称。图1是用于降低存储器子系统功率的系统的一个实施例的方框图。图2是说明用于降低图1的DDR子系统的功耗的方法的一个实施例的流程图。图3是说明用于基于预定的用例调整预取大小的方法的一个示例性实施例的表。图4是说明图1的DDR子系统中的系统高速缓存的一个实施例的组合的方框/流图。图5是说明图4的系统高速缓存中的写子高速缓存的操作的一个实施例的流程图。图6是说明图4的系统高速缓存中的写子高速缓存的操作的另一个实施例的流程图。图7是说明在图4的调度器中被实现的QoS算法的操作的一个实施例的组合的方框/流图。图8是用于合并图1的系统的便携式通信设备的一个实施例的方框图。具体实施方式词语“示例性”在本文中被用于意指“充当示例、实例或者说明”。任何在本文中被描述为“示例性”的方面不必被解释为是优选的或者比其它的方面有利的。在本说明书中，术语“应用”可以也包括具有可执行的内容的文件，诸如：目标代码、脚本、字节码、标记语言文件和补丁。另外，本文中提到的“应用”可以也包括本质上不可执行的文件，诸如可能需要被打开的文档或者其它的需要被访问的数据文件。术语“内容”可以也包括具有可执行的内容的文件，诸如：目标代码、脚本、字节码、标记语言文件和补丁。另外，本文中提到的“内容”可以也包括本质上不可执行的文件，诸如可能需要被打开的文档或者其它的需要被访问的数据文件。如本说明书中使用的，术语“部件”、“数据库”、“模块”、“系统”等旨在指计算机相关的实体，不论其是硬件、固件、硬件与软件的组合、软件还是执行中的软件。例如，部件可以是但不限于是在处理器上运行的进程、处理器、对象、可执行文件、执行的线程、程序和/或计算机。作为说明，在计算设备上运行的应用和计算设备两者可以是部件。一个或多个部件可以存在在一个进程和/或执行的线程内，并且一个部件可以被局限在一个计算机上和/或被分布在两个或多个计算机之间。另外，这些部件可以从具有被存储在其上的各种数据结构的各种计算机可读介质执行。部件可以诸如根据具有一个或多个数据分组(例如，来自与本地系统、分布式系统中的另一个组件进行交互，和/或跨越诸如互联网的网络通过信号的方式与其它系统进行交互的一个部件的数据)的信号通过本地和/或远程过程进行通信。在本说明书中，可互换地使用术语“通信设备”、“无线设备”、“无线电话”、“无线通信设备”和“无线手机”。伴随着第三代(“3G”)无线技术和第四代(“4G”)的出现，更大的带宽可用性已经使更多的便携式计算设备能够具有更多样的无线能力。因此，便携式计算设备可以包括蜂窝电话、寻呼机、PDA、智能电话、导航设备或者具有无线连接或者链路的手持型计算机。图1说明了用于降低存储器子系统功率的系统100的一个实施例。系统100可以在包括个人计算机、工作站、服务器或者便携式计算设备(PCD)(诸如蜂窝电话、智能电话、便携式数字助理(PDA)、便携式游戏控制台、平板型计算机或者其它的电池供电的可穿戴设备)的任意计算设备中被实现。如在图1中说明的，系统100包括经由存储器总线被电气地耦合到存储器系统的片上系统(SoC)102。在图1的实施例中，存储器系统包括经由随机存取存储器(RAM)总线148(例如，双数据速率(DDR)总线)被耦合到SoC102的动态随机存取存储器(DRAM)104。SoC102包括各种片上部件，这样的片上部件包括经由SoC总线118被互连的多个存储器客户端、存储装置控制器140、系统资源管理器120和存储器子系统(例如，DDR子系统122)。存储器客户端可以包括请求对存储器系统的读/写访问的一个或多个处理单元(例如，中央处理单元(CPU)106、图形处理单元(GPU)108、数字信号处理器(DSP)110或者其它的存储器客户端)。系统100进一步包括高级操作系统(HLOS)116。存储装置控制器140控制去往诸如是非易失性存储器设备136这样的存储设备的数据传输。本文档来自技高网...

【技术保护点】
1.一种用于降低存储器子系统功率的方法，所述方法包括：系统资源管理器向双数据速率(DDR)子系统提供多个存储器客户端的存储器性能要求，所述DDR子系统和所述系统资源管理器存在在被电气地耦合到动态随机存取存储器(DRAM)的片上系统上；确定与存在在所述DDR子系统上的系统高速缓存相关联的所述多个存储器客户端中的每个存储器客户端的高速缓存命中率；以及所述DDR子系统基于从所述系统资源管理器接收的所述存储器性能要求和所述多个存储器客户端的所述高速缓存命中率来调整对所述DRAM的访问。

【技术特征摘要】
【国外来华专利技术】2016.03.27 US 15/081,9151.一种用于降低存储器子系统功率的方法，所述方法包括：系统资源管理器向双数据速率(DDR)子系统提供多个存储器客户端的存储器性能要求，所述DDR子系统和所述系统资源管理器存在在被电气地耦合到动态随机存取存储器(DRAM)的片上系统上；确定与存在在所述DDR子系统上的系统高速缓存相关联的所述多个存储器客户端中的每个存储器客户端的高速缓存命中率；以及所述DDR子系统基于从所述系统资源管理器接收的所述存储器性能要求和所述多个存储器客户端的所述高速缓存命中率来调整对所述DRAM的访问。2.根据权利要求1所述的方法，其中，所述DDR子系统调整对所述DRAM的访问包括：基于DDR时钟频率来对系统高速缓存预取大小进行调整。3.根据权利要求2所述的方法，其中，所述DDR子系统调整对所述DRAM的访问包括：在所述DDR时钟频率到达可编程的门限时增大系统高速缓存预取大小以缓解时延。4.根据权利要求1所述的方法，其中，所述DDR子系统调整对所述DRAM的访问包括：基于所述多个存储器客户端中的至少一个存储器客户端的所述高速缓存命中率来对系统高速缓存预取大小进行调整。5.根据权利要求1所述的方法，还包括：指示所述DRAM进入自刷新模式；以及通过使用存在在所述系统高速缓存中的写子高速缓存延长所述自刷新模式的持续时间。6.根据权利要求1所述的方法，其中，所述存储器客户端包括经由SoC总线被电气地耦合的中央处理单元(CPU)、图形处理单元(GPU)和数字信号处理器(DSP)中的一项或多项。7.根据权利要求1所述的方法，其中，所述DDR子系统还包括用于确定所述多个存储器客户端中的每个存储器客户端的所述高速缓存命中率的一个或多个性能监视器。8.一种用于降低存储器子系统功率的系统，所述系统包括：用于向双数据速率(DDR)子系统提供多个存储器客户端的存储器性能要求的单元，所述DDR子系统存在在被电气地耦合到动态随机存取存储器(DRAM)的片上系统(SoC)上；用于确定与存在在所述DDR子系统上的系统高速缓存相关联的所述多个存储器客户端中的每个存储器客户端的高速缓存命中率的单元；以及用于基于从所述系统资源管理器接收的所述存储器性能要求和所述多个存储器客户端的所述高速缓存命中率来调整对所述DRAM的访问的单元。9.根据权利要求8所述的系统，其中，所述用于调整对所述DRAM的访问的单元包括：用于基于DDR时钟频率来对系统高速缓存预取大小进行调整的单元。10.根据权利要求9所述的系统，其中，所述用于调整对所述DRAM的访问的单元包括：用于在所述DDR时钟频率到达可编程的门限时增大系统高速缓存预取大小以缓解时延的单元。11.根据权利要求8所述的系统，其中，所述用于调整对所述DRAM的访问的单元包括：用于基于所述多个存储器客户端中的至少一个存储器客户端的所述高速缓存命中率来对系统高速缓存预取大小进行调整的单元。12.根据权利要求8所述的系统，还包括：用于将所述DRAM置于自刷新模式下的单元；以及用于通过使用存在在所述系统高速缓存中的写子高速缓存延长所述自刷新模式的持续时间的单元。13.根据权利要求8所述的系统，其中，所述存储器客户端包括经由SoC总线被电气地耦合的中央处理单元(CPU)、图形处理单元(GPU)和数字信号处理器(DSP)中的一项或多项。14.根据权利要求8所述的系统，其中，所述DDR子系统还包括用于确定所述多个存储器客户端中的每个存储器客户端的所述高速缓存命中率的一个或多个性能监视器。15.一种被体现在存储器中并且可由处理器执行以实现用于降低存储器子系统功率的方法的计算机程序，所述方法包括：向双数...

【专利技术属性】
技术研发人员：Y·李，D·T·全，A·阿尔蒂耶里，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：美国,US