The subject of the present invention is to provide an etchant lower layer film for lithography without mixing with an etchant layer, with high dry etching resistance, high heat resistance, low quality reduction at high temperature, flat high-low-difference substrate coating and an etchant lower layer film forming composition for forming the etchant lower layer film. The solution is a composition for forming a lower layer film of an anticorrosive agent comprising a polymer containing a structural unit of the following formula (1). The structural unit of formula (1) is the structural unit of formula (2). The invention provides a manufacturing method of a semiconductor device, which comprises the following processes: the process of forming an anti-corrosive sub-layer film on a semiconductor substrate by a composition for forming an anti-corrosive sub-layer film, the process of forming a hard mask on the anti-corrosive sub-layer film, and the process of forming an anti-corrosive film on the hard mask, through which the anti-corrosive sub-layer film is formed. The process of forming an etchant pattern by irradiating light or electron beam and developing, etching the hard mask to form a pattern by the etchant pattern, etching the underlying film to form a pattern by the patterned hard mask, and etching the underlying film to form a pattern by the patterned resist underlying film. Processing of semiconductor substrate.
【技术实现步骤摘要】
【国外来华专利技术】包含萘酚芳烷基树脂的抗蚀剂下层膜形成用组合物
本专利技术涉及利用了萘酚芳烷基树脂的抗蚀剂下层膜形成用组合物。
技术介绍
以往,在半导体器件的制造中,进行了基于使用了光致抗蚀剂组合物的光刻的微细加工。前述微细加工是下述的加工方法:在硅晶圆等被加工基板上形成光致抗蚀剂组合物的薄膜,隔着绘制有半导体器件的图案的掩模图案向其上照射紫外线等活性光线,进行显影,将得到的光致抗蚀剂图案作为保护膜,对硅晶圆等被加工基板进行蚀刻处理。然而,近年来,半导体器件的高集成度化进展,使用的活性光线也存在从KrF准分子激光(248nm)短波长化为ArF准分子激光(193nm)的倾向。与之相伴,活性光线的基于基板的漫反射、驻波的影响成为大的问题。因此,在光致抗蚀剂与被加工基板之间设置防反射膜的方法已逐渐被广泛研究。若今后抗蚀剂图案的微细化进展,则存在产生分辨率的问题、抗蚀剂图案在显影后倒毁这样的问题的可能性,期望抗蚀剂的薄膜化。因此,难以得到对基板加工而言充分的抗蚀剂图案膜厚,逐渐需要下述工艺:不仅使抗蚀剂图案具有作为基板加工时的掩模的功能,而且使在抗蚀剂与加工的半导体基板之间制成的抗蚀剂下层膜也具有作为基板加工时的掩模的功能。作为用于这样的工艺的抗蚀剂下层膜,与以往的高蚀刻速率性(蚀刻速度快)抗蚀剂下层膜不同,逐渐要求具有与抗蚀剂接近的干式蚀刻速度的选择比的光刻用抗蚀剂下层膜、具有比抗蚀剂小的干式蚀刻速度的选择比的光刻用抗蚀剂下层膜、或具有比半导体基板小的干式蚀刻速度的选择比的光刻用抗蚀剂下层膜。例如含有萘树脂衍生物的光刻用涂布型下层膜形成用组合物是已知的(参见专利文献1、专利文献2 ...
【技术保护点】
1.一种抗蚀剂下层膜形成用组合物,其包含含有下述式(1)的结构单元的聚合物,
【技术特征摘要】
【国外来华专利技术】2016.04.18 JP 2016-0829851.一种抗蚀剂下层膜形成用组合物,其包含含有下述式(1)的结构单元的聚合物,式中,n1为结构单元的重复数,表示1~10的整数,n2表示1或2的整数。2.如权利要求1所述的抗蚀剂下层膜形成用组合物,其中,式(1)的结构单元为式(2)的结构单元,式中,n1为结构单元的重复数,表示1~10的整数。3.如权利要求1或2所述的抗蚀剂下层膜形成用组合物,其中,还包含交联剂。4.如权利要求1~3中任一项所述的抗蚀剂下层膜形成用组合物,其中,还包含酸及/或产酸剂。5.一种抗蚀剂下层膜的制造方法,其包括:将权利要求1~4中任一项所述的抗蚀剂下层膜形成用组合物涂布于半导体基板上并进行烧成的步骤。6.一种半导体装置的制造方法,其包括下述工序:由权利要求1~4中任一项所述的抗蚀剂下层膜形成用组合物在半导体基板上形成抗蚀剂下层膜的工序;在该抗蚀剂下层膜上形成抗蚀剂膜的...
【专利技术属性】
技术研发人员:柄泽凉,桥本圭祐,
申请(专利权)人:日产化学株式会社,
类型:发明
国别省市:日本,JP
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。