一种适用于51单片机的八段数码管静态显示电路结构制造技术

本实用新型专利技术公开了一种适用于51单片机的八段数码管静态显示电路结构。包括四个采用分立体式的共阴极八段数码管，在各数码管上连接有8D锁存器，8D锁存器的输入端Di并接在一起，并连接于51单片机上，51单片机P2口信号经译码器译码后同各8D锁存器的CE端分别相连，各数码管的共阴极公共端与5V直流电源的负极相连。译码器输出选择需要刷新的八段数码管，单片机P0口通过8D锁存器负责向八段数码管提供显示码，显示码随单片机的地址锁存ALE信号可进行刷新。该电路可以静态方式实现四个低功率八段数码管的显示，更多的八段数码管可参考该电路进行相应扩展。电路具有电路结构简单、低成本、易编程的特点，适用于单片机初学者。

【技术实现步骤摘要】
一种适用于51单片机的八段数码管静态显示电路结构
本技术涉及单片机领域，具体涉及一种适用于51单片机的八段数码管静态显示电路结构。
技术介绍
基于单片机的智能仪器往往要显示一些数据、参数和提示信息，八段数码管是一种常用的显示器件。八段数码管由八个发光二极管(段)组成，其中一个点状的段用于显示小数点。通过不同变亮的段组合可以显示数字或英文字母。它们的阴极并接在一起称为共阴极，它们的阳极并接在一起称为共阳极。八段数码管的显示方法有两种：静态显示和动态显示，静态显示也称锁存方式，是指各个八段数码管各独立获得显示段码且同时工作，动态显示是指各个八段数码管利用余辉效应和人眼的视觉暂留分时循环工作，因此静态显示相对亮度更高。51单片机是以INTEL8031为内核的通用型8位微处理器，包括ATMEL,PHILIPS和STC等多个系列，常用专用并行输出显示集成电路如8279、I2C三线串型显示芯片ZLG7290、串入并出移位寄存器芯片74LS595等方式进行多个八段数码管的动、静态显示。这些显示方法有的尽管节省单片机资源，但需要复杂的软件编程和复杂的外围电路，初学者掌握较困难。
技术实现思路
本技术提供一种适用于51单片机的八段数码管静态显示电路结构，该电路可以静态方式实现四个低功率八段数码管的显示，更多的八段数码管可参考该电路进行相应扩展，大功率数码管可加相应驱动如三极管和专用驱动芯片实现显示，达到电路结构简单、低成本、易编程的特点，适用于单片机初学者的目的。为了达到上述目的，本技术用以下方式加以实现：包括四个采用分立体式的八段数码管，在各八段数码管上连接有提供静态显示码的8D锁存器，所述各8D锁存器的输入端Di并联后连接用于51单片机外部I/O总线的低8位地址和外部I/O读写的数据P0口，所述51单片机外部I/O总线的高八位地址P2口信号经译码器译码后同各8D锁存器的CE端分别相连，所述各八段数码管的共阴极公共端与5V直流电源的负极相连。所述各八段数码管的段均通过一个限流电阻与8D锁存器相连。所述51单片机上的ALE信号可通过与门相与后与连接8D锁存器的锁存刷新信号CLK相连。所述8D锁存器为74系列74LS377、74HC377、74F377或54系列54LS377、54HC377、54F377。所述译码器为74系列3-8译码器74LS138、74HC138、74F138或54系列3-8译码器54LS138、54HC138、54F138。所述P2口也可作为通用8位I/O进行置位和复位。由于该电路可以静态方式实现四个低功率八段数码管的显示，更多的八段数码管可参考该电路进行相应扩展，大功率数码管可加相应驱动如三极管和专用驱动芯片实现显示，具有电路结构简单、低成本、易编程的效果。附图说明图1为八段数码管示意图。图2为当51单片机系统含外部数据存储器的电路结构示意图。图3为当51单片机系统不含外部数据存储器的电路结构示意图。其中1为8段数码管，2为限流电阻，3为8D锁存器，4为译码器，5为与门，6为51单片机。具体实施方式如说明书附图1(a)所示，八段数码管1采用分立体而不是组合体方式，如附图1(b)所示，八段数码管1采用共阴极方式。如说明书附图2所示，电路包含四个8D锁存器3，每个8D锁存器3负责向一个八段数码管提供静态显示码。四个8D锁存器3的各相同位置的输入端Di并接在一起，并同51单片机6的P0口的某位相连。各八段数码管1的段均通过一个相同阻值限流电阻2与8D锁存器3的某个Di触发器输出端Qi相连，八段数码管1的限流电阻2阻值依据每段的工作电流选用。每个八段数码管1的共阴极公共端与5V直流电源的负极相连。51单片机6的P2口的P2.i、P2.j、P2.k位信号经译码器4译码后同各8D锁存器3的锁存时钟允许CE(低电平有效)分别相连。当51单片机6系统包含外部数据存储器时，建议ALE信号与P2口的P2.7通过与门5相与后与各8D锁存器3的锁存刷新信号CLK相连，译码信号P2.i、P2.j和P2.k应不含P2.7，这样当P2.7为1时，51单片机6可刷新各八段数码管1和访问其他外设单元，而当P2.7为0时，51单片机还可对32K的外部存储器进行读写(i、j和k分别取6、5和4)。如说明书附图3所示当51单片机6系统不含外部数据存储器时，ALE信号可直接与各8D锁存器3的锁存刷新信号CLK相连,参考显示电路如说明书附图3所示(i、j和k分别取7、6和5)。译码器4为74系列3-8译码器74LS138、74HC138、74F138，或54系列3-8译码器54LS138、54HC138、54F138。一片3-8译码支持8个以下的八段数码管显示，更多的八段数码管1显示可使用4-16译码器或用多片3-8译码器组合后进行扩展。8D锁存器3为74系列74LS377、74HC377、74F377，或54系列54LS377、54HC377、54F377。该芯片的主要功能是：CE端为高电平时，各输出端Qi状态保持不变；当CE端为低电平时，锁存刷新CLK时钟上升沿到来，各输出端Qi状态变更为相应输入端Di的状态，锁存时钟CLK的其他时刻，各输出端Qi状态保持不变。另外两种8D锁存器373和374不适用于上述电路。374的CLK信号功能与377的CLK信号功能相同，373的LE信号功能与377的CLK信号功能类似，但为高电平锁存；它们的OE信号(低电平有效)类似于377的CE信号，当OE为低电平时芯片输出端状态依据输入的状态进行变更，但是当OE为高电平时，输出端为高阻，这样连接的八段数码管1为全黑，会丢失显示的信息。上述电路的八段数码管1的显示内容刷新，本专利技术是把每个八段数码1管当做一个具有独立16位地址的单字节8位外部存储器来进行。16位地址中高八位为电路中与51单片机6的P2口关联的信号组成的地址，包括信号P2.7、P2.6、P2.5、P2.4、P2.3、P2.2、P2.1和P2.0，低八位为欲显示的八段数码管1段码，位于P0口，包括信号P0.7、P0.6、P0.5、P0.4、P0.3、P0.2、P0.1和P0.0。8位端口P2一般用作51单片机6外部I/O总线的高八位地址，也可作为通用8位I/O进行置位和复位；P0口一般用于51单片机6外部I/O总线的低8位地址和外部I/O读写的数据。参考图2，51单片机6软件编程有两种形式：汇编语言和C语言。当51单片机6系统包含外部数据存储器时，若某八段数码管1的P2口关联的信号为P2.7为1，P2.6为0，P2.5为1，P2.4为1，则其高八位地址可为0xbk(二进制数1011＝b,k可设置在0≦k≦f的16进制数范围内)，若该数码管显示的字符段码为0x45，k设置为0，则汇编语言编程只需一条指令为MOVDPTR0xb045,C语言编程为XDATA[0xb045]＝0x**,**为任意2位16进制数如00。参考图3，当51单片机6系统不含外部数据存储器时，若某八段数码管P2口关联的信号为P2.7为1，P2.6为0，P2.5为1，可取P2.4为0，则其高八位地址可为0xak(二进制数1010＝a)，若该数码管显示的字符段码为0x45，k设置为0，则汇编语言编程只需一条指令为本文档来自技高网...

【技术保护点】
1.一种适用于51单片机的八段数码管静态显示电路结构，其特征在于，包括四个采用分立体式的八段数码管(1)，在各八段数码管(1)上连接有提供静态显示码的8D锁存器(3)，所述各8D锁存器(3)的输入端Di并联后连接用于51单片机(6)外部I/O总线的低8位地址和外部I/O读写的数据P0口，所述51单片机(6)外部I/O总线的高八位地址P2口信号经译码器(4)译码后同各8D锁存器(3)的CE端分别相连，所述各八段数码管(1)的共阴极公共端与5V直流电源的负极相连。

【技术特征摘要】
1.一种适用于51单片机的八段数码管静态显示电路结构，其特征在于，包括四个采用分立体式的八段数码管(1)，在各八段数码管(1)上连接有提供静态显示码的8D锁存器(3)，所述各8D锁存器(3)的输入端Di并联后连接用于51单片机(6)外部I/O总线的低8位地址和外部I/O读写的数据P0口，所述51单片机(6)外部I/O总线的高八位地址P2口信号经译码器(4)译码后同各8D锁存器(3)的CE端分别相连，所述各八段数码管(1)的共阴极公共端与5V直流电源的负极相连。2.根据权利要求1所述的一种适用于51单片机的八段数码管静态显示电路结构，其特征在于，所述各八段数码管(1)的段均通过一个限流电阻(2)与8D锁存器(3)相连。3.根据权利要求1所述的一种适用于51单片机的八段数码管静态显示电路结构，其...

【专利技术属性】
技术研发人员：李宏彬，赫光中，
申请(专利权)人：咸阳职业技术学院，
类型：新型
国别省市：陕西,61