基于高速模数转换器接口协议的流式DMA控制器制造技术

本发明专利技术涉及一种基于高速模数转换器接口协议的流式DMA控制器，包括：发送通道，用于解析总线时序，将总线上的数据按照配置的传输模式和同步方式进行数据拼接，转换成对应多通道的数据流，并实时的发送给JESD204B协议控制器；公共模块，用于控制发送通道和接收通道的运行，为发送通道和接收通道产生配置信号、同步信号，维护DMA控制器的内部状态；接收通道，用于接收来自JESD204B协议控制器的数据流，进行数据缓存、拆分，按照配置的传输模式和同步方式产生相应的AXI总线时序，将数据发送。本发明专利技术能够连接高速模数转换器接口协议控制器和芯片内部高速总线，以不同的模式完成AD数据流到内部存储网络的传输，以及从内部存储网络到DA数据流生成和传输。

【技术实现步骤摘要】
基于高速模数转换器接口协议的流式DMA控制器
本专利技术涉及数字信号处理器
，尤其是一种基于高速模数转换器接口协议的流式DMA控制器。
技术介绍
随着通信、导航、雷达等系统的技术发展，要求系统能够处理的信号频带越来越宽、采集频率越来越高，波形调制越来越复杂多变，单一的硬件电路已经无法满足系统要求。软件无线电是解决此问题的一种途径，也是未来技术发展的趋势，其基本思想是以一个通用、标准、模块化的硬件平台为依托，通过软件编程来实现各种前端功能。目前射频收发前端多以FPGA实现，JESD204B控制器产生和发送的高速采样数据直接送到滤波器硬件电路，这样的设计框架不符合软件无线电的基本思想。要实现软件无线电必须能够有将射频直接采样数据直接传送到计算网络的能力，而基于高速模数转换器接口协议的流式DMA控制器是构建此模块化平台必不可少的组件，因此急需研发该流式DMA控制器。
技术实现思路
本专利技术的目的在于提供一种用于连接高速模数转换器接口协议控制器和芯片内部高速总线，以不同的模式完成AD数据流到内部存储网络的传输，从内部存储网络到DA数据流生成和传输的基于高速模数转换器接口协议的流式DMA控制器。为实现上述目的，本专利技术采用了以下技术方案：一种基于高速模数转换器接口协议的流式DMA控制器，包括：发送通道，用于解析总线时序，将总线上的数据按照配置的传输模式和同步方式进行数据拼接，转换成对应多通道的数据流，并实时的发送给JESD204B协议控制器，支持软件触发和硬件触发两种触发方式；公共模块，用于控制发送通道和接收通道的运行，为发送通道和接收通道产生配置信号、同步信号，维护DMA控制器的内部状态；接收通道，用于接收来自JESD204B协议控制器的数据流，进行数据缓存、拆分，按照配置的传输模式和同步方式产生相应的AXI总线时序，将数据发送，支持软件触发和硬件触发两种触发方式。所述发送通道包括：AXI总线时序解析模块，根据读地址产生模块产生的地址，生成AXI读地址通道总线时序，读数据通道总线时序解析成相应的数据包；读地址产生模块，根据DMA控制器配置的传输地址参数，在DMA控制器启动后计算每次传输的传输地址；发送数据采样模块，完成数据流从DMA控制器到JESD204B协议控制器的开关功能，根据配置的不同对数据段进行拼接，产生连续数据流，控制数据流通道的打开、关闭和缓存；发送缓存，作为DMA控制器到JESD204B协议控制器之间的数据缓存，起到数据缓冲、跨时钟域传输和流量控制的作用。所述公共模块包括：模式解析模块，用于解析DMA数据传输模式，将软件配置的不同DMA传输模式转换成一定触发方式下的逻辑时序；同步控制模块，根据不同的工作模式和触发信号，产生同步控制时序信号；配置/状态模块，维护DMA控制器内部状态和配置寄存器文件，获取传输通道的状态、为传输通道产生控制信号，是DMA控制器与配置总线之间的接口。所述接收通道包括：AXI总线时序产生模块，根据写地址产生模块产生的写地址生成AXI总线写地址通道总线时序，根据接收数据采样模块产生的数据，生成AXI总线写数据通道时序；写地址产生模块，根据DMA控制器配置的传输地址参数，在DMA控制器启动后计算每次传输的传输地址；接收数据采样模块，完成数据流从JESD204B协议控制器到DMA控制器的开关功能，根据配置的不同，对连续数据流进行时间片上的数据段拆分，控制数据流通道的打开、关闭和缓存；接收缓存，JESD204B协议控制器到DMA控制器之间的数据缓存，起到数据缓冲、跨时钟域传输的作用。所述AXI总线时序解析模块的输入端与AXI总线网络连接，所述发送缓存的输出端与JESD204B协议控制器的输入端连接。所述AXI总线时序产生模块的输出端与AXI总线网络连接，所述接收缓存的输入端与JESD204B协议控制器的输出端连接。由上述技术方案可知，本专利技术的优点在于：第一，本专利技术能够连接高速模数转换器接口协议控制器和芯片内部高速总线，以不同的模式完成AD数据流到内部存储网络的传输，以及从内部存储网络到DA数据流生成和传输；第二，本专利技术根据采样率的不同，完成数据带宽的匹配；第三，根据系统运算模式的不同，将数据流进行按特定的模式传输；第四，根据系统结构不同，支持大规模阵列通道的数据流同步传输与生成；第五，本专利技术是系统全软件化处理的一个关键技术，进行将系统前端从硬件迁移到软件不可或缺的模块。附图说明图1是本专利技术的外部系统连接示意图；图2是本专利技术的内部结构框图；图3是本专利技术的第一传输模式示意图；图4是本专利技术的第二传输模式示意图；图5是本专利技术的第三传输模式示意图；图6是本专利技术的第四传输模式示意图；图7是本专利技术的第五传输模式示意图。具体实施方式如图1、2所示，一种基于高速模数转换器接口协议的流式DMA控制器，包括：发送通道，用于解析总线时序，将总线上的数据按照配置的传输模式和同步方式进行数据拼接，转换成对应多通道的数据流，并实时的发送给JESD204B协议控制器，支持软件触发和硬件触发两种触发方式；公共模块，用于控制发送通道和接收通道的运行，为发送通道和接收通道产生配置信号、同步信号，维护DMA控制器的内部状态；接收通道，用于接收来自JESD204B协议控制器的数据流，进行数据缓存、拆分，按照配置的传输模式和同步方式产生相应的AXI总线时序，将数据发送，支持软件触发和硬件触发两种触发方式。如图1、2所示，所述发送通道包括：AXI总线时序解析模块，根据读地址产生模块产生的地址，生成AXI读地址通道总线时序，读数据通道总线时序解析成相应的数据包；所述AXI总线时序解析模块的输入端与AXI总线网络连接，所述发送缓存的输出端与JESD204B协议控制器的传输层输入端连接，构成从存储内存到高速DAC的数据通路；读地址产生模块，根据DMA控制器配置的传输地址参数，在DMA控制器启动后计算每次传输的传输地址；发送数据采样模块，完成数据流从DMA控制器到JESD204B协议控制器的开关功能，根据配置的不同对数据段进行拼接，产生连续数据流，控制数据流通道的打开、关闭和缓存；发送缓存，作为DMA控制器到JESD204B协议控制器之间的数据缓存，起到数据缓冲、跨时钟域传输和流量控制的作用。如图1、2所示，所述公共模块包括：模式解析模块，用于解析DMA数据传输模式，将软件配置的不同DMA传输模式转换成一定触发方式下的逻辑时序；同步控制模块，根据不同的工作模式和触发信号，产生同步控制时序信号；配置/状态模块，维护DMA控制器内部状态和配置寄存器文件，获取传输通道的状态、为传输通道产生控制信号，是DMA控制器与配置总线之间的接口。如图1、2所示，所述接收通道包括：AXI总线时序产生模块，根据写地址产生模块产生的写地址生成AXI总线写地址通道总线时序，根据接收数据采样模块产生的数据，生成AXI总线写数据通道时序；所述AXI总线时序产生模块的输出端与AXI总线网络连接，所述接收缓存的输入端与JESD204B协议控制器的传输层输出端连接，构成从高速ADC到存储内存的数据通路；写地址产生模块，根据DMA控制器配置的传输地址参数，在DMA控制器启动后计算每次传输的传输地址；接收数据采样模块，完成数据流从JESD204B协议控制器到DMA本文档来自技高网...

【技术保护点】
1.一种基于高速模数转换器接口协议的流式DMA控制器，其特征在于：包括：发送通道，用于解析总线时序，将总线上的数据按照配置的传输模式和同步方式进行数据拼接，转换成对应多通道的数据流，并实时的发送给JESD204B协议控制器，支持软件触发和硬件触发两种触发方式；公共模块，用于控制发送通道和接收通道的运行，为发送通道和接收通道产生配置信号、同步信号，维护DMA控制器的内部状态；接收通道，用于接收来自JESD204B协议控制器的数据流，进行数据缓存、拆分，按照配置的传输模式和同步方式产生相应的AXI总线时序，将数据发送，支持软件触发和硬件触发两种触发方式。

【技术特征摘要】
1.一种基于高速模数转换器接口协议的流式DMA控制器，其特征在于：包括：发送通道，用于解析总线时序，将总线上的数据按照配置的传输模式和同步方式进行数据拼接，转换成对应多通道的数据流，并实时的发送给JESD204B协议控制器，支持软件触发和硬件触发两种触发方式；公共模块，用于控制发送通道和接收通道的运行，为发送通道和接收通道产生配置信号、同步信号，维护DMA控制器的内部状态；接收通道，用于接收来自JESD204B协议控制器的数据流，进行数据缓存、拆分，按照配置的传输模式和同步方式产生相应的AXI总线时序，将数据发送，支持软件触发和硬件触发两种触发方式。2.根据权利要求1所述的基于高速模数转换器接口协议的流式DMA控制器，其特征在于：所述发送通道包括：AXI总线时序解析模块，根据读地址产生模块产生的地址，生成AXI读地址通道总线时序，读数据通道总线时序解析成相应的数据包；读地址产生模块，根据DMA控制器配置的传输地址参数，在DMA控制器启动后计算每次传输的传输地址；发送数据采样模块，完成数据流从DMA控制器到JESD204B协议控制器的开关功能，根据配置的不同对数据段进行拼接，产生连续数据流，控制数据流通道的打开、关闭和缓存；发送缓存，作为DMA控制器到JESD204B协议控制器之间的数据缓存，起到数据缓冲、跨时钟域传输和流量控制的作用。3.根据权利要求1所述的基于高速模数转换器接口协议的流式DMA控制器，其特征在于：所述公共模块包括：模式解析模块，用于解析DMA数据传输...

【专利技术属性】
技术研发人员：顾大晔，许聪，贾光帅，
申请(专利权)人：中国电子科技集团公司第三十八研究所，
类型：发明
国别省市：安徽,34