像素电路及其驱动方法、显示面板及显示装置制造方法及图纸

本发明专利技术提供一种像素电路及其驱动方法、显示面板及显示装置，像素电路包括第一至第四晶体管、存储电容、耦合电容以及一有机发光元件，通过上述各晶体管和电容的相互配合对驱动晶体管的阈值电压进行补偿，使驱动有机发光元件发光的驱动电流和驱动晶体管的阈值电压无关，避免驱动晶体管的阈值电压的波动对有机发光元件的影响，解决了由此引起的显示亮度不均的问题，提高了整个画面的显示效果；同时所使用的晶体管的数量减少，有利用实现高分辨率显示。

【技术实现步骤摘要】
像素电路及其驱动方法、显示面板及显示装置
本专利技术涉及平面显示
，具体涉及一种像素电路及其驱动方法、显示面板及显示装置。
技术介绍
有机发光二极管(OrganicLightEmittingDiode，简称OLED)是当今显示器研究领域的热点之一，与液晶显示器(LiquidCrystalDisplay，LCD)相比，OLED具有低能耗、生产成本低、自发光、宽视角及响应速度快等优点。目前，在手机、PDA、数码相机等显示领域，OLED显示器已经开始取代传统的LCD显示器。其中，像素电路设计是OLED显示器的核心
技术实现思路
，具有重要的研究意义。与LCD利用稳定的电压控制亮度的方法不同，OLED属于电流驱动，需要稳定的电流来控制发光。由于工艺制程和器件老化等原因，会使像素电路的驱动晶体管的阈值电压存在不均匀性，这样就导致了流过不同OLED像素的电流发生变化使得显示亮度不均，从而影响整个图像的显示效果。在现有技术的像素电路设计中，通常会采用补偿电路来补偿驱动晶体管的阈值电压，例如在常规的7T1C像素电路中，主要采用由七个PMOS晶体管和一个存储电容Cs构成一个单独的带有补偿效果的像素电路。但是随着技术的发展，用户对分辨率的需求越来越高，分辨率可采用PPI(pixelsperinch，每英寸像素数)来衡量，，随着PPI的提高，必然要压缩单个像素单元内的晶体管的数量，而7T1C等电路由于晶体管数量的限制很难应用在800PPI及以上的显示器上。因此，如何对阈值电压进行补偿的同时实现高分辨率是本领域技术人员亟需解决的问题。
技术实现思路
本专利技术的目的在于提供一种像素电路及其驱动方法、显示面板及显示装置，对驱动晶体管的阈值电压进行补偿的同时具有高分辨率，使显示器件具有更高的画面品质。为实现上述目的，本专利技术提供一种像素电路，包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管、存储电容、耦合电容和有机发光元件；其中，所述第二晶体管在第二扫描信号端的控制下以及所述第三晶体管在第一扫描信号端的控制下用于对所述存储电容进行初始化，且所述第三晶体管在所述第一扫描信号端的控制下还用于将第一电压信号端提供的信号与所述第一晶体管的阈值电压存储至所述存储电容，以对所述第一晶体管的阈值电压进行补偿；所述耦合电容在所述数据信号端提供的数据信号的作用下对所述存储电容存储的电压进行调节，以实现对所述第一晶体管驱动电流的调节；所述存储电容用于保持所述第一晶体管的栅极电压；所述第四晶体管用于在发光控制端的控制下使所述第一晶体管与所述有机发光器件导通；所述第一晶体管用于根据所述数据信号生成驱动电流以驱动所述有机发光元件发光。可选的，所述第一晶体管的栅极与所述存储电容的第一端相连，所述第一晶体管的第一电极与所述第一电压信号端相连，所述第一晶体管的第二电极与所述第二晶体管的第二电极、所述第三晶体管的第二电极相连；所述第二晶体管的栅极与所述第二扫描信号端相连，所述第二晶体管的第一电极与所述第二扫描信号端相连；所述第三晶体管的栅极与所述第一扫描信号端相连，所述第三晶体管的第一电极与所述存储电容的第一端相连；所述存储电容的第二端与第三电压信号端相连。可选的，所述耦合电容的第一端与所述数据信号端相连，所述耦合电容的第二端与所述第一晶体管的第二电极、所述第二晶体管的第二电极以及所述第三晶体管的第二电极相连。可选的，所述第四晶体管的栅极与所述发光控制端相连，所述第四晶体管的第一电极与所述耦合电容的第二端相连，所述第四晶体管的第二电极与所述有机发光元件的阳极相连；所述有机发光元件的阴极与第二电压信号端相连。可选的，所述第三晶体管包括相串连的两个子晶体管，第一子晶体管的栅极与所述第一扫描信号端相连，所述第一子晶体管的第一电极与所述存储电容的第一端相连，所述第一子晶体管的第二电极与第二子晶体管的第一电极相连；所述第二子晶体管的栅极与所述第一扫描信号端相连，所述第二子晶体管的第二电极与所述第一晶体管的第二电极、所述第二晶体管的第二电极相连。可选的，所述第一电极为源极，所述第二电极为漏极；或者，所述第一电极为漏极，所述第二电极为源极。相应的，本专利技术还提供一种像素电路的驱动方法，应用于上述的像素电路，所述像素电路的驱动方法包括：第一阶段：所述第二晶体管在第二扫描信号端的控制下，以及所述第三晶体管在第一扫描信号端的控制下对所述存储电容进行初始化；第二阶段：所述第三晶体管在所述第一扫描信号端的控制下将第一电压信号端提供的信号与所述第一晶体管的阈值电压存储至所述存储电容；第三阶段：所述数据信号端提供的数据信号通过耦合电容写入存储电容并存储在存储电容中；第四阶段，所述第三电压信号端提供的信号发生跳变，并通过耦合作用存储在所述存储电容，所述第四晶体管在发光控制端的控制下使所述第一晶体管与所述有机发光器件导通，所述第一晶体管用于根据所述数据信号生成驱动电流以驱动所述有机发光元件发光。可选的，在所述第四阶段，流经所述有机发光元件的电流为：I＝K(Vdata-Voffset-ΔV)其中，K表示常数，Vdata表示所述数据信号端在第三阶段提供的数据信号，Voffset表示所述数据信号端在第一阶段、第二阶段以及第四阶段提供的数据信号，ΔV表示所述第三电压信号端在所述第三阶段提供的信号与在所述第四阶段提供的信号的差值。相应的，本专利技术还提供一种显示面板，包括上述的像素电路。相应的，本专利技术还提供一种显示装置，包括上述的显示面板。与现有技术相比，本专利技术提供的像素电路及其驱动方法、显示面板及显示装置具有以下有益效果：本专利技术所提供的像素电路包括四个晶体管、两个电容以及一个有机发光元件，通过上述各晶体管和电容的相互配合对驱动晶体管的阈值电压进行补偿，使驱动有机发光元件发光的驱动电流和驱动晶体管的阈值电压无关，避免驱动晶体管的阈值电压的波动对有机发光元件的影响，解决了由此引起的显示亮度不均的问题，提高了整个画面的显示效果；同时所使用的晶体管的数量减少，有利用实现高分辨率显示。进一步的，所述第三晶体管包括相串连的两个子晶体管，串联结构增大了所述存储电容第一端与所述耦合电容第二端之间的电阻，在所述有机发光元件发光时可以有效抑制所述存储电容的电荷泄露，有利于维持存储电容第一端电位的稳定性，从而抑制一帧内由于所述存储电容漏电引起的电流变化，进一步提高画面的显示效果。附图说明图1为本专利技术一实施例所提供的像素电路的结构示意图；图2为本专利技术一实施例所提供的像素电路驱动方法中电路工作时序示意图；图3为本专利技术另一实施例所提供的像素电路的结构示意图。具体实施方式为使本专利技术的内容更加清楚易懂，以下结合说明书附图，对本专利技术的内容做进一步说明。当然本专利技术并不局限于该具体实施例，本领域的技术人员所熟知的一般替换也涵盖在本专利技术的保护范围内。显然，所描述的实施例仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本专利技术保护的范围。其次，本专利技术利用示意图进行了详细的表述，在详述本专利技术实例时，为了便于说明，示意图不依照一般比例局部放大，不应对此作为本专利技术的限定。本专利技术的核心思想在于，通过各晶体管和电容的相互配合对驱动晶体管的阈值电压进行补偿，使驱动有机发本文档来自技高网...

【技术保护点】
1.一种像素电路，其特征在于，包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管、存储电容、耦合电容和有机发光元件；其中，所述第二晶体管在第二扫描信号端的控制下以及所述第三晶体管在第一扫描信号端的控制下用于对所述存储电容进行初始化，且所述第三晶体管在所述第一扫描信号端的控制下还用于将第一电压信号端提供的信号与所述第一晶体管的阈值电压存储至所述存储电容，以对所述第一晶体管的阈值电压进行补偿；所述耦合电容在所述数据信号端提供的数据信号的作用下对所述存储电容存储的电压进行调节，以实现对所述第一晶体管驱动电流的调节；所述存储电容用于保持所述第一晶体管的栅极电压；所述第四晶体管用于在发光控制端的控制下使所述第一晶体管与所述有机发光器件导通；所述第一晶体管用于根据所述数据信号生成驱动电流以驱动所述有机发光元件发光。

【技术特征摘要】
1.一种像素电路，其特征在于，包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管、存储电容、耦合电容和有机发光元件；其中，所述第二晶体管在第二扫描信号端的控制下以及所述第三晶体管在第一扫描信号端的控制下用于对所述存储电容进行初始化，且所述第三晶体管在所述第一扫描信号端的控制下还用于将第一电压信号端提供的信号与所述第一晶体管的阈值电压存储至所述存储电容，以对所述第一晶体管的阈值电压进行补偿；所述耦合电容在所述数据信号端提供的数据信号的作用下对所述存储电容存储的电压进行调节，以实现对所述第一晶体管驱动电流的调节；所述存储电容用于保持所述第一晶体管的栅极电压；所述第四晶体管用于在发光控制端的控制下使所述第一晶体管与所述有机发光器件导通；所述第一晶体管用于根据所述数据信号生成驱动电流以驱动所述有机发光元件发光。2.如权利要求1所述的像素电路，其特征在于，所述第一晶体管的栅极与所述存储电容的第一端相连，所述第一晶体管的第一电极与所述第一电压信号端相连，所述第一晶体管的第二电极与所述第二晶体管的第二电极、所述第三晶体管的第二电极相连；所述第二晶体管的栅极与所述第二扫描信号端相连，所述第二晶体管的第一电极与所述第二扫描信号端相连；所述第三晶体管的栅极与所述第一扫描信号端相连，所述第三晶体管的第一电极与所述存储电容的第一端相连；所述存储电容的第二端与第三电压信号端相连。3.如权利要求2所述的像素电路，其特征在于，所述耦合电容的第一端与所述数据信号端相连，所述耦合电容的第二端与所述第一晶体管的第二电极、所述第二晶体管的第二电极以及所述第三晶体管的第二电极相连。4.如权利要求3所述的像素电路，其特征在于，所述第四晶体管的栅极与所述发光控制端相连，所述第四晶体管的第一电极与所述耦合电容的第二端相连，所述第四晶体管的第二电极与所述有机发光元件的阳极相连；所述有机发光元件的阴极与第二电压信号端相连。5.如权利要求2所述的像素电路，其特征在于，所述...

【专利技术属性】
技术研发人员：赵国华，金波，朱晖，
申请(专利权)人：昆山国显光电有限公司，
类型：发明
国别省市：江苏,32