基于多级二维离散小波变换的VLSI设计方法技术

本发明专利技术涉及一种基于多级二维离散小波变换的VLSI设计方法，采用9/7小波的离散小波变换架构，根据公式(1)‑(6)建立内部可折叠的多级二维离散小波变换模块，硬件架构包括输入数据存储模块、第一级离散小波变换模块、第二级离散小波变换模块、第三级离散小波变换模块，数据先依次进入数据存储模块，然后由存储模块送往后续模块依次进行处理，最终得到三级小波变换的最终结果。

【技术实现步骤摘要】
基于多级二维离散小波变换的VLSI设计方法
本专利技术属于超大规模集成电路(VeryLargeScaleIntegration，简称VLSI)设计范畴，设计出一种级内可折叠的高性能多级二维离散小波变换的VLSI结构。
技术介绍
二维离散小波变换(DiscreteWaveletTransform，DWT)是一种广泛应用于图像分析、图像压缩的数字信号处理领域的数字信号滤波方法。经离散小波变换的处理，信号被分解成同时具有时域信息和频域信息的不同的子带。由于离散小波变换的运算量较高，一般通过硬件电路来实现。对于硬件实现二维离散小波变换架构，为了搞笑低功耗的处理数字信号，降低硬件资源消耗的同时提高系统性能成为了结构优化的热点研究方向。在目前已有的关于单级二维离散小波变换的研究成果中，各文献创新主要集中在如何提升架构的硬件效率上。WeiZ等人在论文《AnEfficientVLSIArchitectureforLifting-BasedDiscreteWaveletTransform》[1]中在已有提升算法的基础上重新整合各个运算项，提出了新型双输入/双输出的流水线结构，关键路径(CriticalPathDelay，CPD)降为一个乘法器延时(Tm)，内部数据存储减少为4N(N为输入图像长度)。DarjiA等人在论文《Dual-ScanParallelFlippingArchitectureforaLifting-Based2-DDiscreteWaveletTransform》[2]中提出了一种横向Z型扫描的双输入/双输出结构，对转置结构进行了改进，关键路径同样为一个乘法器延时。HuY等人在文献《AMemory-EfficientScalableArchitectureforLifting-BasedDiscreteWaveletTransform》[3]中引入了重复扫描的方法，通过重复扫描1行像素的方法减小了模块内存储面积。MOHANTYBK等人在论文《Area-andPower-EfficientArchitectureforHigh-throughputImplementationofLifting2-DDWT》[4]中通过提高并行度的方式来增加系统的吞吐率，极大的减小了整体运算之间，但相应地系统的输入数据存储面积与整体运算资源消耗随之增加。在JPEG2000图像压缩系统等主要应用环境下，数据需要进行多级的二维离散小波变换，一般需要级间缓存或数据调整来完成两级之间的LL分量的数据衔接。对于多级结构，Ye和Hou在文献《MemoryEfficientMultilevelDiscreteWaveletTransformSchemesforJPEG2000》[5]中通过对不同扫描方式的对比，通过优化块扫描顺序的方式在折叠结构下降低了存储面积，但是所需的存储资源仍然很大。Mohanty和Meher在论文《MemoryEfficientModularVLSIArchitectureforHighthroughputandLow-LatencyImplementationofMultilevelLifting2-DDWT》[6]中提出了一种基于并行行扫描的无级间存储展开结构，关键路径为一个乘法器延时和两个加法器延时(Ta)。之后他们在论文《Memory-EfficientHigh-SpeedConvolution-BasedGenericStructureforMultilevel2-DDWT》[7]中阐释了一种并行卷积结构，降低了存储需求，但是运算资源相应增加。Wu和Zhang在文献《HardwareEfficientMultiplier-lessMulti-level2DDWTArchitecturewithoutOff-ChipRAM》[8]中通过引入CSD乘法器在三输入多级结构的基础上降低关键路径延时为一个加法器延时，但是系统需要多时钟控制，控制逻辑比较复杂。通过对已有单级以及多级二维离散小波变换结构的研究可以发现，非折叠结构相比于折叠结构延时更小，资源更低。但是在非折叠结构中，由于后一级离散小波变换只对前一级的low-low(LL)子带继续进行处理，这样造成时钟数据不匹配。一般多级非折叠结构会通过采用多时钟域来解决这个问题，但这又会增减额外的硬件资源消耗。因此本文将基于DWT提升算法，设计一种单一时钟域下的多级离散小波变换结构，优化模块内级间存储需求，改善时钟数据不匹配情况，提升硬件效率与系统性能。DWT提升算法最早由Daubechies和Sweldens所提出，之后HUANGCT等在《Flippingstructure:AnefficientVLSIarchitectureforlifting-baseddiscretewavelettransform》[9]中提出了二维离散小波变换的flipping算法，其算法如公式(1)-公式(6)所示。H°(2n+1)＝K×H(2n+1)(5)其中，x为输入数据，y、H和L为中间变量，H°(2n+1)和L°(2n)为小波变换的输出结果，各系数为常数定值，取值如下：α＝-1.586134342，β＝-0.052980118，γ＝0.882911075，δ＝0.443506852，K＝1.230174105。经过两次该过程运算即可得到二维离散小波变换结果。本专利技术将以公式(1)～公式(6)为基础进行改进设计。参考文献：[1]ZHANGW,JIANGZ,GAOZ,etal.AnefficientVLSIarchitectureforlifting-baseddiscretewavelettransform[J].IEEETransactionsonCircuitsandSystemsII:ExpressBriefs,2012,59(3):158-162.[2]DARJIA,AGRAWALS,OZAA,etal.Dual-scanparallelflippingarchitectureforalifting-based2-Ddiscretewavelettransform[J].IEEETransactionsonCircuits&SystemsIIExpressBriefs,2014,61(6):433-437.[3]HuY,JongCC.AMemory-EfficientScalableArchitectureforLifting-BasedDiscreteWaveletTransform[J].IEEETransactionsonCircuits&SystemsIIAnalog&DigitalSignalProcessing,2013,60(8):502-506.[4]MohantyBK,MahajanA,MeherPK.Area-andPower-EfficientArchitectureforHigh-ThroughputImplementationofLifting2-DDWT[J].IEEETransactionsonCircuits&SystemsIIExpressBriefs,2012,59(7):434-438.本文档来自技高网...

【技术保护点】
1.一种基于多级二维离散小波变换的VLSI设计方法，采用9/7小波的离散小波变换架构，根据公式(1)‑(6)建立内部可折叠的多级二维离散小波变换模块，硬件架构包括输入数据存储模块、第一级离散小波变换模块、第二级离散小波变换模块、第三级离散小波变换模块，数据先依次进入数据存储模块，然后由存储模块送往后续模块依次进行处理，最终得到三级小波变换的最终结果。

【技术特征摘要】
1.一种基于多级二维离散小波变换的VLSI设计方法，采用9/7小波的离散小波变换架构，根据公式(1)-(6)建立内部可折叠的多级二维离散小波变换模块，硬件架构包括输入数据存储模块、第一级离散小波变换模块、第二级离散小波变换模块、第三级离散小波变换模块，数据先依次进入数据存储模块，然后由存储模块送往后续模块依次进行处理，最终得到三级小波变换的最终结果。H°(2n+1)＝K×H(2n+1)(5)其中，x为输入数据，y、H和L为中间变量，H°(2n+1)和L°(2n)为小波变换的输出结果，各系数为常数定值，取值如下：α＝-1.586134342，β＝-0.052980118，γ＝0.882911075，δ＝0.443506852，K＝1.230174105；其中，输入数据存储模块用于暂存按行依次到达的输入图像数据，当整个系统的并行度为1时，数据输出为3个分属三行的像素，所需要的存储RAM为3N；当整个系统的并行度为S时，数据输出为(2S+1)个行数据，所需要的存储...

【专利技术属性】
技术研发人员：张为，张盼，
申请(专利权)人：天津大学，
类型：发明
国别省市：天津,12