LDPC译码方法技术

本发明专利技术提供了一种LDPC译码方法，利用校验矩阵进行校验更新，对变量信息更新得到中间变量结果，其特征在于：当校验矩阵需兼容准循环矩阵和/或多对角线矩阵时，基于校验矩阵的并列度、多对角线的线数以及多对角线最大个数来设计用于存储中间变量结果的多对角线信息存储单元，对校验矩阵采用准循环矩阵结构或多对角线矩阵结构进行判断，判定为多对角线矩阵结构时利用多对角线信息存储单元进行存储，其中，多对角线最大个数表示以一定并行度对校验矩阵进行层处理时子矩阵为多对角线结构的最大个数，其中还利用校验矩阵存储单元：用于存储译码器所支持的不同码率下所有校验矩阵信息，可配置支持不同协议标准。

【技术实现步骤摘要】
LDPC译码方法
本专利技术属于通信领域，更具体地说涉及一种LDPC译码方法。
技术介绍
低密度校验码(LowDensityParityCheckCode，LDPC)码是RobertG.Gallager在1962年提出的，直到1999年MacKay和Wilberg重新发现了LDPC码的优秀性能，才引起了编码领域专家和学者们的广泛关注。LDPC码是一种线性分组码，其校验矩阵为稀疏矩阵，采用迭代的译码算法使得LDPC码可以接近香农限的性能。由于准循环结构的LDPC译码器易于并行实现，能提供高吞吐率，因此被多个标准使用，目前，LDPC码的技术已应用于CMMB、DTMB、DVB-S2、DVB-T2、ATSC3.0和4G等标准的通信系统中。现有的LDPC译码器实现主要基于准循环结构的校验矩阵。随着技术演进，也逐步出现双对角线结构甚至是多对角线结构的校验矩阵。当设计LDPC译码器或者译码方法时，所需处理的校验矩阵需兼容准循环和/或多对角线结构时，原有的基于准循环结构设计的LDPC译码器当被用于处理多对角线结构的校验矩阵时就往往需重新设计以满足并行实现需要，设计繁杂、耗时且不灵活。现有技术中，也有设计LDPC译码需兼容准循环结构和多对角线结构的考虑，当子矩阵为准循环结构时，更新后验信息无明显区别，但是，当子矩阵为多对角线结构时，由于子矩阵列重为大于等于2，更新后验信息会导致同一RAM地址中的后验信息依据列重数量相应地更新多次，且后一次更新会覆盖掉前一次更新值，引起性能损失。
技术实现思路
为了解决上述问题，本专利技术提出一种高效通用的LDPC译码方法，尤其适用于需兼容处理准循环结构的校验矩阵和/或多对角线结构的校验矩阵。本专利技术提供了一种LDPC译码方法，利用校验矩阵进行校验更新，对变量信息更新得到中间变量结果，其特征在于：当所述校验矩阵需兼容准循环矩阵和/或多对角线矩阵时，基于所述校验矩阵的并列度、多对角线的线数以及多对角线最大个数来设计用于存储所述中间变量结果的多对角线信息存储单元，对校验矩阵采用准循环矩阵结构或多对角线矩阵结构进行判断，判定为多对角线矩阵结构时利用所述多对角线信息存储单元进行存储，其中，所述多对角线最大个数表示以一定并行度对所述校验矩阵进行层处理时子矩阵为多对角线结构的最大个数，其中还利用校验矩阵存储单元：用于存储译码器所支持的不同码率下所有校验矩阵信息，可配置支持不同协议标准。进一步可选地，在本专利技术所提供的LDPC译码方法中，其中，所述多对角线信息存储单元的大小由以下方式确定：并行度×(后验信息位宽+变量信息位宽×(K-1))×Ndiag，其中，并行度表示用于处理校验矩阵的子矩阵的大小；后验信息位宽表示为后验信息存储单元所需的预先设定宽度；变量信息位宽表示为变量信息存储单元所需的预先设定宽度；Ndiag表示以一定并行度进行层处理时子矩阵为多对角线结构的最大个数；K表示对角线个数。进一步可选地，在本专利技术所提供的LDPC译码方法中，当判断用于处理校验矩阵的子矩阵为多对角线结构时，依据所判定出的多对角线结构的对角线个数对子矩阵进行重写；将变量节点更新的上一次迭代得到的后验信息作为输入值更新存储到多对角线信息存储单元。进一步可选地，在本专利技术所提供的LDPC译码方法中，校验矩阵中的多个子矩阵存在至少一个多对角线结构时，将校验矩阵相应分解为多个子矩阵用于进行相应的译码更新运算。进一步可选地，在本专利技术所提供的LDPC译码方法中，其中，所述译码更新运算包含以下变量节点更新步骤：利用所述多个子矩阵中的第一个单位阵进行变量节点更新，将得到的变量节点结果存储到后验信息存储单元；后续每次更新中，利用所述多个子矩阵中的剩余个单位阵相应分别进行变量节点更新，将对应得到的变量节点结果存储到多对角线信息存储单元。进一步可选地，在本专利技术所提供的LDPC译码方法中，所述译码更新运算包含以下后验信息更新步骤：从后验信息存储单元读取与所述第一个单位阵对应得到的变量节点更新结果，进行后验信息更新，将更新后的后验信息存储到后验信息存储单元；后续每次更新中，从多对角线信息存储单元分别读取出与所述剩余个单位阵对应得到的变量节点更新结果，进行后验信息更新，将更新后的后验信息存储到多对角线信息存储单元。进一步可选地，在本专利技术所提供的LDPC译码方法中，将多个子矩阵分别译码更新运算所得到的后验信息进行运算，得到最终后验信息结果，用于后续处理。进一步可选地，在本专利技术所提供的LDPC译码方法中，支持ATSC3.0标准协议，校验矩阵存储模块需存储两种码长和对应码率的信息，码长分为16200和64800两种，对应的码率从2/15到13/15中任意一种均可。进一步可选地，在本专利技术所提供的LDPC译码方法中，在ATSC3.0的LDPC译码器实现中，采用并行度为360，后验节点信息和变量节点信息均设置为11位来存储，多对角线信息存储RAM的大小为71280比特。本专利技术的技术效果根据本专利技术所提供的LDPC码的译码方法，考虑到了需兼容准循环结构的校验矩阵和/或多对角线结构的校验矩阵，并非现有技术中，完成一次迭代需要更新所有的校验节点和变量节点，这样逐行逐列更新的译码算法不能满足高速率要求且占用了不必要的大存储空间，且后一次更新会覆盖掉前一次更新值，引起性能损失，本专利技术中通过对准循环矩阵结构或多对角线矩阵结构进行判断，并且增加设置了多对角线信息存储单元来对中间变量结果进行存储，且预先依据多对角线的结构来设计多对角线信息存储单元的大小，避免浪费不必要的存储空间，可减少总的存储空间，实现了兼容准循环和双对角线结构的译码处理，整体减小译码器所需的存储空间，且不会引起性能损失。附图说明图1是本专利技术实施例的LDPC校验矩阵中准循环矩阵结构的子矩阵示意图；图2是本专利技术实施例的LDPC校验矩阵中第一种多对角线矩阵结构的子矩阵示意图；图3是本专利技术实施例的LDPC译码器结构图；以及图4是本专利技术实施例的LDPC校验矩阵中第二种多对角线矩阵结构的子矩阵示意图。具体实施方式本专利技术提出一种高效通用的LDPC译码方法，尤其适用于需兼容处理准循环结构的校验矩阵和/或多对角线结构的校验矩阵。在阐明专利技术方案之前，先对现有技术中的LDPC译码方法进行如下介绍，LDPC译码方法采用常见的归一化最小和积算法。常见的归一化最小和积算法的LDPC译码方法，包含以下步骤：1.初始化：初始软值信息，2.校验节点更新：3.变量节点更新：4.硬判决：5.如果满足校验方程DHT＝0或者当前迭代次数达到最大迭代次数，则迭代结束；否则k加1并重复步骤2-5。其中，表示第k次迭代中变量节点i传递给校验节点j的信息，表示k次迭代中校验节点j传递给变量节点i的信息。Nj表示所有和校验节点j连接的变量节点集合，Nj\i表示去除节点i外的所有和校验节点j连接的变量节点集合；Mi表示所有和变量节点i连接的校验节点集合。为初始软值信息，为第k次迭代后验信息。α为归一化因子。从上述译码步骤可以看出，完成一次迭代需要更新所有的校验节点和变量节点分别对应于校验矩阵的行遍历和列遍历。然而，现有的应用对系统吞吐率却是要求越来越高，这样采用串行的逐行逐列更新的译码算法不能满足高速率要求，因而，可以采用并行的层译码算法可以提供更高的吞吐率。然而在采本文档来自技高网...

【技术保护点】
1.一种LDPC译码方法，利用校验矩阵进行校验更新，对变量信息更新得到中间变量结果，其特征在于：当所述校验矩阵需兼容准循环矩阵和/或多对角线矩阵时，基于所述校验矩阵的并列度、多对角线的线数以及多对角线最大个数来设计用于存储所述中间变量结果的多对角线信息存储单元，对校验矩阵采用准循环矩阵结构或多对角线矩阵结构进行判断，判定为多对角线矩阵结构时利用所述多对角线信息存储单元进行存储，其中，所述多对角线最大个数表示以一定并行度对所述校验矩阵进行层处理时子矩阵为多对角线结构的最大个数，其中还利用校验矩阵存储单元：用于存储译码器所支持的不同码率下所有校验矩阵信息，可配置支持不同协议标准。

【技术特征摘要】
1.一种LDPC译码方法，利用校验矩阵进行校验更新，对变量信息更新得到中间变量结果，其特征在于：当所述校验矩阵需兼容准循环矩阵和/或多对角线矩阵时，基于所述校验矩阵的并列度、多对角线的线数以及多对角线最大个数来设计用于存储所述中间变量结果的多对角线信息存储单元，对校验矩阵采用准循环矩阵结构或多对角线矩阵结构进行判断，判定为多对角线矩阵结构时利用所述多对角线信息存储单元进行存储，其中，所述多对角线最大个数表示以一定并行度对所述校验矩阵进行层处理时子矩阵为多对角线结构的最大个数，其中还利用校验矩阵存储单元：用于存储译码器所支持的不同码率下所有校验矩阵信息，可配置支持不同协议标准。2.如权利要求1所述的LDPC译码方法，其特征在于，其中，所述多对角线信息存储单元的大小由以下方式确定：并行度×(后验信息位宽+变量信息位宽×(K-1))×Ndiag，其中，并行度表示用于处理校验矩阵的子矩阵的大小；后验信息位宽表示为后验信息存储单元所需的预先设定宽度；变量信息位宽表示为变量信息存储单元所需的预先设定宽度；Ndiag表示以一定并行度进行层处理时子矩阵为多对角线结构的最大个数；K表示对角线个数。3.如权利要求1所述的LDPC译码方法，其特征在于，当判断用于处理校验矩阵的子矩阵为多对角线结构时，依据所判定出的多对角线结构的对角线个数对子矩阵进行重写；将变量节点更新的上一次迭代得到的后验信息作为输入值更新存储到多对角线信息存储单元。4.如权利要求1所述的LDPC译码方法，其特征在于，其中，校验矩阵中的多个子矩阵存在至少一个多对角线结构时，将...

【专利技术属性】
技术研发人员：张文军，文凛，寇亚军，戴永清，
申请(专利权)人：上海数字电视国家工程研究中心有限公司，
类型：发明
国别省市：上海,31