DDR电路的仿真方法、系统及走线结构技术方案

本申请适用于DDR SDRAM技术领域，提供了一种DDR电路的仿真方法、系统及走线结构，其中仿真方法包括：对所述DDR电路进行布局布线设计，得到所述DDR电路的走线结构；其中，所述走线结构包括信号走线层和参考平面；确定所述信号走线层中阻抗值低于预设阻抗阈值的走线位置和所述走线位置的阻抗值；根据所述走线位置的阻抗值，确定所述参考平面的所述走线位置处的挖空面积；返回对所述DDR电路进行布局布线设计，将所述参考平面的所述走线位置处挖空所述挖空面积。本申请实施例可以使信号走线层的信号链路的目标阻抗连续，以保证DDR电路的信号完整性，并提高DDR电路的信号质量。

【技术实现步骤摘要】
DDR电路的仿真方法、系统及走线结构
本申请属于DDR(DoubleDataRate，双倍数据速率)SDRAM(SynchronousDynamicRandomAccessMemory，同步动态随机存储器)
，尤其涉及一种DDR电路的仿真方法、系统及走线结构。
技术介绍
DDR是目前的主流内存规范，各大芯片组厂商的主流产品均可支持DDR的应用。DDR内存具有双倍速率传输数据的特性，在时钟信号的上升沿与下降沿均可进行数据处理，数据传输率为SDR(SingleDataRate，单倍数据速率)SDRAM的2倍。然而，现有的DDR电路的走线结构中，信号走线层的信号链路的目标阻抗不连续，严重影响了DDR电路的信号完整性，从而降低了DDR电路的信号质量。
技术实现思路
有鉴于此，本申请实施例提供了DDR电路的仿真方法、系统及走线结构，以解决现有的DDR电路的走线结构中，信号走线层的信号链路的目标阻抗不连续的问题，严重影响了DDR电路的信号完整性，从而降低了DDR电路的信号质量的问题。本申请实施例的第一方面提供了一种DDR电路的仿真方法，其包括：对所述DDR电路进行布局布线设计，得到所述DDR电路的走线结构；其中，所述走线结构包括信号走线层和参考平面；确定所述信号走线层中阻抗值低于预设阻抗阈值的走线位置和所述走线位置的阻抗值；根据所述走线位置的阻抗值，确定所述参考平面的所述走线位置处的挖空面积；返回对所述DDR电路进行布局布线设计，将所述参考平面的所述走线位置处挖空所述挖空面积。本申请实施例的第二方面提供了一种DDR电路的仿真系统，其包括：布局布线设计模块，用于对所述DDR电路进行布局布线设计，得到所述DDR电路的走线结构；其中，所述走线结构包括信号走线层和参考平面；阻抗值确定模块，用于确定所述信号走线层中阻抗值低于预设阻抗阈值的走线位置和所述走线位置的阻抗值；挖空面积确定模块，用于根据所述走线位置的阻抗值，确定所述参考平面的所述走线位置处的挖空面积；返回模块，用于返回对所述DDR电路进行布局布线设计，将所述参考平面的所述走线位置处挖空所述挖空面积。本申请实施例的第三方面提供了一种DDR电路的走线结构，基于上述仿真方法或上述仿真系统实现，所述走线结构包括信号走线层和参考平面；所述参考平面的所述走线位置处开有面积等于所述挖空面积的通孔；所述信号走线层开有过孔，所述走线位置为所述过孔所在位置。本申请实施例的第四方面提供了一种终端设备，包括存储器、处理器以及存储在所述存储器中并可在所述处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现上述方法的步骤本申请实施例的第五方面提供了一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，所述计算机程序被处理器执行时实现上述方法的步骤。本申请实施例通过在对DDR电路进行布局布线设计，得到DDR电路的走线结构之后，确定走线结构的信号走线层中阻抗值低于预设阻抗阈值的走线位置和所述走线位置的阻抗值，并根据所述走线位置的阻抗值，确定参考平面的所述走线位置处的挖空面积，然后重新对DDR电路进行布局布线设计，将参考平面的所述走线位置处挖空所述挖空面积，可以使所述走线位置处的阻抗值达到正常值，使信号走线层的信号链路的目标阻抗连续，以保证DDR电路的信号完整性，并提高DDR电路的信号质量。附图说明为了更清楚地说明本申请实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。图1是本申请实施例一提供的DDR电路的仿真方法的流程示意图；图2是本申请实施例二提供的DDR电路的仿真系统的结构示意图；图3是本申请实施例三提供的DDR电路的走线结构的截面示意图；图4是本申请实施例四提供的终端设备的结构示意图。具体实施方式以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、技术之类的具体细节，以便透彻理解本申请实施例。然而，本领域的技术人员应当清楚，在没有这些具体细节的其它实施例中也可以实现本申请。在其它情况中，省略对众所周知的系统、装置、电路以及方法的详细说明，以免不必要的细节妨碍本申请的描述。为了说明本申请所述的技术方案，下面通过具体实施例来进行说明。实施例一本实施例提供一种DDR电路的仿真方法，其可以应用于任意的可运行DDR电路仿真应用或程序的终端设备，例如，PC(PersonalComputer，个人计算机)客户端、服务器、专用数据处理设备等，也可以是手机、平板电脑、个人数字助理、笔记本电脑等移动终端。如图1所示，本实施例所提供的DDR电路的仿真方法包括：步骤S101，对所述DDR电路进行布局布线设计，得到所述DDR电路的走线结构；其中，所述走线结构包括信号走线层和参考平面。在具体应用中，在对DDR电路进行布局布线设计之前，需要先确定DDR电路的走线结构的拓扑结构类型和特征阻抗值，拓扑结构类型包括T型拓扑结构、菊花链拓扑结构，其中，菊花链拓扑结构包括FLY-BY拓扑结构；特征阻抗值可以根据实际需要进行设定，例如，特征阻抗值为50ohm或100ohm。确定好拓扑结构和特征阻抗值之后，即可根据设定好的拓扑结构和特征阻抗值进行仿真，确定DDR电路的线宽和线距，然后即可根据确定的线宽和线距进行布局布线设计，得到DDR电路的走线结构。在具体应用中，DDR电路的走线结构通常包括两层或两层以上，通常为偶数层，例如，四层、六层、八层、……、十六层等。两层走线结构通常包括由信号走线层和部分电源走线层组成的第一层以及地平面层和另一部分电源走线层组成的第二层；四层走线结构通常包括依次层叠设置的第一信号走线层、地平面层、电源走线层和第二信号走线层。在本实施例中，当DDR电路的走线结构为上述的两层走线结构时，以位于信号走线层下方的地平面层做为参考平面；当DDR电路的走线结构为上述的四层走线结构时，以位于第一信号走线层下方的地平面层做为第一参考平面，以位于第二信号走线层上方的电源走线层作为第二参考平面且电源走线层覆盖第二信号走线层的所有信号链路。在一个实施例中，步骤S101包括：根据预设拓扑结构和预设特征阻抗值，仿真确定DDR电路的线宽和线距；根据所述线宽和所述线距，对所述DDR电路进行布局布线设计，得到所述DDR电路的走线结构。在一个实施例中，所述预设拓扑结构为菊花链拓扑结构，所述菊花链拓扑结构包括FLY-BY拓扑结构。在一个实施例中，步骤S101之前，包括：预先设置所述DDR电路的拓扑结构和特征阻抗值。步骤S102，确定所述信号走线层中阻抗值低于预设阻抗阈值的走线位置和所述走线位置的阻抗值。在具体应用中，由于信号走线层上的过孔的存在，会使得信号走线层的阻抗在过孔位置处下跌，该处的阻抗值低于正常阻抗值，导致信号走线层的信号链路的阻抗不连续，从而严重影响DDR电路的信号完整性，因此，为了保证DDR电路的信号完整性，需要确定信号走线层中阻抗值低于正常阻抗值的走线位置，该走线位置通常为信号走线层的过孔位置。在具体应用中，预设阻抗阈值等于信号走线层的信号链路的正常阻抗值，该值可以根据实际需要进行设定。在一个实施例中，步骤S10本文档来自技高网...

【技术保护点】
1.一种DDR电路的仿真方法，其特征在于，包括：对所述DDR电路进行布局布线设计，得到所述DDR电路的走线结构；其中，所述走线结构包括信号走线层和参考平面；确定所述信号走线层中阻抗值低于预设阻抗阈值的走线位置和所述走线位置的阻抗值；根据所述走线位置的阻抗值，确定所述参考平面的所述走线位置处的挖空面积；返回对所述DDR电路进行布局布线设计，将所述参考平面的所述走线位置处挖空所述挖空面积。

【技术特征摘要】
1.一种DDR电路的仿真方法，其特征在于，包括：对所述DDR电路进行布局布线设计，得到所述DDR电路的走线结构；其中，所述走线结构包括信号走线层和参考平面；确定所述信号走线层中阻抗值低于预设阻抗阈值的走线位置和所述走线位置的阻抗值；根据所述走线位置的阻抗值，确定所述参考平面的所述走线位置处的挖空面积；返回对所述DDR电路进行布局布线设计，将所述参考平面的所述走线位置处挖空所述挖空面积。2.如权利要求1所述的DDR电路的仿真方法，其特征在于，对所述DDR电路进行布局布线设计，得到所述DDR电路的走线结构，包括：根据预设拓扑结构和预设特征阻抗值，仿真确定DDR电路的线宽和线距；根据所述线宽和所述线距，对所述DDR电路进行布局布线设计，得到所述DDR电路的走线结构。3.如权利要求2所述的DDR电路的仿真方法，其特征在于，所述预设拓扑结构为菊花链拓扑结构，所述菊花链拓扑结构包括FLY-BY拓扑结构，所述走线位置为所述信号走线层的过孔位置。4.如权利要求1所述的DDR电路走线结构的仿真方法，其特征在于，确定所述信号走线层中阻抗值低于预设阻抗阈值的走线位置和所述走线位置的阻抗值，包括：对所述走线结构进行时域反射计仿真，以确定所述信号走线层中阻抗值低于预设阻抗阈值的走线位置和所述走线位置的阻抗值。5.如权利要求1至4任一项所述的DDR电路的仿真方法，其特征在于，确定所述信号走线层中阻抗值低于预设阻抗阈值的走线位置和所述走线位置的阻抗值，包括：对所述走线结构进行时域反射计仿真，判断所述信号走线层的各信号链路的阻抗是否连续；当有信号链路的阻抗不连续时，确定阻抗不连续的信号链路中阻抗值低于预设阻抗阈值的走线位置和所述...

【专利技术属性】
技术研发人员：姚坤，
申请(专利权)人：OPPO重庆智能科技有限公司，
类型：发明
国别省市：重庆,50