具有集成DRAM的系统级封装技术方案

本文档描述了具有集成DRAM的系统级封装。在一些方面中，将动态随机存取存储器(DRAM)裸片和应用处理器(AP)裸片安装到包括一个或多个重分布层的系统级封装(Sip)裸片载体。DRAM裸片和AP裸片在裸片载体上彼此相邻使得每个裸片的相应存储器输入/输出邻近其它的输入/输出。

【技术实现步骤摘要】
具有集成DRAM的系统级封装
本申请涉及具有低电压摆动I/O的集成DRAM。
技术介绍
计算设备包括向其写入数据或从其读取数据的各种类型的存储器。然而，许多类型的传统存储器是针对密度效率(例如原始容量)优化的，而不是针对尺寸、成本、功率或存储器性能的其它方面。因而，这些类型的传统存储器通常不适合用于成本、尺寸以及功率经常是关键设计或制造约束的移动设备。
技术实现思路
本公开描述了用于实现具有低电压摆动输入/输出(I/O)的集成动态随机存取存储器(DRAM)的装置和技术。动态随机存取存储器(DRAM)裸片和应用处理器(AP)裸片在包括一个或多个重分布层的系统级封装(SiP)裸片载体上实现。在一些情况下，DRAM裸片和AP裸片在裸片载体上彼此相邻以便每个裸片的相应数据输入/输出邻近。提供此概述是为了介绍与具有低电压摆动I/O的集成DRAM有关的简化概念，这将在下面的具体实施方式中进一步描述。此概述既不旨在标识所要求保护主题的基本特征，也不旨在用于确定所要求保护主题的范围。在一个方面，本公开涉及一种系统级封装，其包括：由硅制成的裸片载体，所述裸片载体具有相应迹线的一个或多个重分布层，所述一个多个重本文档来自技高网...

【技术保护点】
1.一种系统级封装，包括：由硅制成的裸片载体，所述裸片载体具有相应迹线的一个或多个重分布层，所述一个或多个重分布层被配置为使至少两个集成电路裸片相连接；应用处理器裸片，所述应用处理器裸片具有低电压摆动输入/输出电路，所述应用处理器裸片通过微凸块被安装到所述裸片载体的所述一个或多个重分布层的焊盘上；以及动态随机存取存储器裸片，所述动态随机存取存储器裸片具有其它的低电压摆动输入/输出电路，通过其它微凸块将所述动态随机存取存储器裸片安装到所述裸片载体的所述一个或多个重分布层的其它焊盘上，所述一个或多个重分布层的相应迹线提供了所述动态随机存取存储器裸片与所述应用处理器裸片之间的数据总线。

【技术特征摘要】
2017.01.20 US 62/448,895;2017.10.18 US 15/787,2171.一种系统级封装，包括：由硅制成的裸片载体，所述裸片载体具有相应迹线的一个或多个重分布层，所述一个或多个重分布层被配置为使至少两个集成电路裸片相连接；应用处理器裸片，所述应用处理器裸片具有低电压摆动输入/输出电路，所述应用处理器裸片通过微凸块被安装到所述裸片载体的所述一个或多个重分布层的焊盘上；以及动态随机存取存储器裸片，所述动态随机存取存储器裸片具有其它的低电压摆动输入/输出电路，通过其它微凸块将所述动态随机存取存储器裸片安装到所述裸片载体的所述一个或多个重分布层的其它焊盘上，所述一个或多个重分布层的相应迹线提供了所述动态随机存取存储器裸片与所述应用处理器裸片之间的数据总线。2.根据权利要求1所述的系统级封装，其中：所述一个或多个重分布层中的第一重分布层的相应迹线被配置为数据总线；并且所述裸片载体的所述一个或多个重分布层中的第二重分布层被配置为电源平面。3.根据权利要求1所述的系统级封装，其中，所述应用处理器裸片的数据输入/输出位于所述应用处理器裸片的边缘处或附近，并且所述动态随机存取存储器的其它数据输入/输出位于所述动态随机存取存储器裸片的边缘处或附近。4.根据权利要求1所述的系统级封装，其中，所述其它低电压摆动输入/输出电路被配置为以0.3伏特或更小的输出级逻辑电源电压进行操作。5.根据权利要求1所述的系统级封装，其中，提供所述数据总线的所述一个或多个重分布层的相应迹线未端接。6.根据权利要求1所述的系统级封装，其中，所述动态随机存取存储器裸片进一...

【专利技术属性】
技术研发人员：新叶·邵，
申请(专利权)人：谷歌有限责任公司，
类型：新型
国别省市：美国,US