具有集成DRAM的系统级封装技术方案

本文档描述了具有集成DRAM的系统级封装。在一些方面中，将动态随机存取存储器(DRAM)裸片和应用处理器(AP)裸片安装到包括一个或多个重分布层的系统级封装(Sip)裸片载体。DRAM裸片和AP裸片在裸片载体上彼此相邻使得每个裸片的相应存储器输入/输出邻近其它的输入/输出。

【技术实现步骤摘要】
具有集成DRAM的系统级封装
本申请涉及具有低电压摆动I/O的集成DRAM。
技术介绍
计算设备包括向其写入数据或从其读取数据的各种类型的存储器。然而，许多类型的传统存储器是针对密度效率(例如原始容量)优化的，而不是针对尺寸、成本、功率或存储器性能的其它方面。因而，这些类型的传统存储器通常不适合用于成本、尺寸以及功率经常是关键设计或制造约束的移动设备。
技术实现思路
本公开描述了用于实现具有低电压摆动输入/输出(I/O)的集成动态随机存取存储器(DRAM)的装置和技术。动态随机存取存储器(DRAM)裸片和应用处理器(AP)裸片在包括一个或多个重分布层的系统级封装(SiP)裸片载体上实现。在一些情况下，DRAM裸片和AP裸片在裸片载体上彼此相邻以便每个裸片的相应数据输入/输出邻近。提供此概述是为了介绍与具有低电压摆动I/O的集成DRAM有关的简化概念，这将在下面的具体实施方式中进一步描述。此概述既不旨在标识所要求保护主题的基本特征，也不旨在用于确定所要求保护主题的范围。在一个方面，本公开涉及一种系统级封装，其包括：由硅制成的裸片载体，所述裸片载体具有相应迹线的一个或多个重分布层，所述一个多个重分布层被配置为使至少两个集成电路裸片相连接；应用处理器裸片，所述应用处理器裸片具有低电压摆动输入/输出电路，所述应用处理器裸片通过微凸块被安装到所述裸片载体的所述一个或多个重分布层的焊盘上；以及动态随机存取存储器裸片，所述动态随机存取存储器裸片具有其它的低电压摆动输入/输出电路，通过其它微凸块将所述动态随机存取存储器裸片安装到所述裸片载体的所述一个或多个重分布层的其它焊盘上，所述一个或多个重分布层的相应迹线提供了所述动态随机存取存储器裸片与所述应用处理器裸片之间的数据总线。本公开的另一个方面还涉及一种系统级封装，其包括：应用处理器裸片，所述应用处理器裸片具有低电压摆动输入/输出电路并且具有位于所述应用处理器裸片的边缘处或附近的数据输入/输出，所述应用处理器裸片被固定到第一平面表面；动态随机存取存储器裸片，所述动态随机存取存储器裸片具有其它低电压摆动输入/输出电路并且具有位于所述动态随机存取存储器裸片的边缘处或附近的其它数据输入/输出，所述动态随机存取存储器裸片被固定到第二平面表面，所述第二平面表面与所述第一平面表面相平行并且使得所述其它数据输入/输出与所述数据输入/输出相邻；以及电连接，所述电连接用于使所述数据输入/输出与所述其它数据输入/输出相连接。附图说明参考附图对具有低电压摆动I/O的DRAM的实施例进行描述。在整个附图中相同附图标记用于指代相同特征和部件：图1图示包括具有应用处理器和DRAM存储器的计算设备的示例环境。图2图示图1所示的应用处理器和DRAM存储器的示例配置。图3图示根据一个或多个方面实现的DRAM裸片的示例平面布图。图4图示根据一个或多个方面实现的AP裸片的示例平面布图。图5图示安装有示例DRAM裸片和示例性AP的裸片载体的细节。图6图示根据这里所描述的方面实现的系统级封装的示例性能图。图7图示根据一个或多个方面的将DRAM裸片和应用处理器裸片安装到裸片载体的示例方法。图8图示系统级封装中的DRAM裸片和AP裸片的替代配置的示例。图9图示用于将DRAM裸片与应用处理器裸片集成在一起的示例方法。图10图示根据一个或多个方面的其中可以集成DRAM裸片和AP裸片的示例系统级封装。具体实施方式概述对于大多数设备，特别是对于高性能设备而言，插入诸如高速缓冲存储器这样的与应用处理器(AP)内联的存储器可改善延迟和带宽。当在移动空间中时，这些和类似方案(诸如使用嵌入式动态随机存取存储器(eDRAM)或具有硅通孔(TSV)封装技术的高带宽存储器(HBM)的传统技术)成本太高。在本公开中所描述的方面提供了具有改进的延迟、带宽或成本的存储器，该存储器可以适于部署在移动空间中。在一些情况下，将动态随机存取存储器(DRAM)裸片和应用处理器(AP)裸片安装在具有重分布层(RDL)的裸片载体上。在系统级封装(SiP)部件的组装中所使用的裸片载体包括用于使DRAM裸片和AP裸片位于彼此相邻的位置以便每个裸片的相应数据输入/输出邻近的焊盘。这些仅仅是可实现具有低电压摆动I/O的DRAM的方式的若干示例，在这里将对此进行描述。下面的讨论首先描述操作环境，随后是在该环境中可以采用的技术，并且结束于示例系统。操作环境图1图示包括具有应用处理器和DRAM存储器的计算设备的示例环境100。计算设备102被图示为具有各种非限制性示例设备、智能电话102-1、平板电脑102-2以及膝上型电脑计算机102-3，但是也可以使用诸如家庭自动化和控制系统、智能手表、娱乐系统、可穿戴计算机、物联网设备、音频系统、其它家用电器、安全系统、上网本、汽车、智能电器以及电子阅读器这样的其它设备。应当注意的是计算设备102可以是可穿戴的、不可穿戴但可移动的、或者相对固定的(例如台式机和家用电器)。计算设备102包括一个或多个应用处理器裸片104、以及含有易失性存储器108和非易失性存储器112的计算机可读介质106(CRM106)。具体体现为计算机可读介质106上的计算机可读指令的应用和/或操作系统(未示出)可由应用处理器裸片104执行以能够实现计算设备102的各种功能。在一些方面中，作为动态随机存取存储器(DRAM)110或其它存储器类型的应用处理器104和CRM106是作为集成系统级封装(SiP)部件实现的。例如，应用处理器和DRAM可以是通过微凸块而被安装到系统级封装(SiP)部件的裸片载体上的裸片或芯片。在SiP的情况下，应用处理器裸片和DRAM裸片可以通过裸片载体的重分布层(RDL)相连，其中RDL用于使应用处理器裸片与DRAM裸片的集成电路相连。计算设备102还可以包括用于通过有线、无线或光网络来传递数据的一个或多个网络接口114以及显示器116。网络接口114可以通过局域网(LAN)、无线局域网(WLAN)、个域网(PAN)、广域网(WAN)、内联网、因特网、对等网络、点对点网络、网状(mesh)网络等等来传递数据。显示器116可与计算设备102集成在一起或者与之相关联，诸如与游戏系统或机顶盒集成在一起或者与之相关联。图2图示图1所示的应用处理器和DRAM存储器的示例配置200。在该示例中，应用处理器(AP)裸片202和CRM(在此被示为DRAM裸片204)是作为系统级封装(SiP)206实现的。尽管被示为是单独的，但是网络接口114和/或显示器116的控制器也可以全部或部分地在系统级封装206之内实现和/或利用其部件(例如基带处理器或图形处理器)实现。就将应用处理器裸片202与DRAM裸片204集成在一起而言，可以实现任何合适类型的数据总线或配置。在一些方面中，将下述高数据速率的第三代低功耗双数据速率随机存储器(LPDDR3)组合在定制的DRAM裸片(例如1Gb)中以提供高达68GB/s的峰值带宽，所述第三代低功耗双数据速率随机存储器(LPDDR3)具有支持宽I/O2(WIO2)兼容数据总线的宽数据宽度。该设计可被构建以在DRAM裸片204和AP裸片202被并排放置在系统级封装(SiP)206中并且与低电压摆动IO(LVSI本文档来自技高网...

【技术保护点】
1.一种系统级封装，包括：由硅制成的裸片载体，所述裸片载体具有相应迹线的一个或多个重分布层，所述一个或多个重分布层被配置为使至少两个集成电路裸片相连接；应用处理器裸片，所述应用处理器裸片具有低电压摆动输入/输出电路，所述应用处理器裸片通过微凸块被安装到所述裸片载体的所述一个或多个重分布层的焊盘上；以及动态随机存取存储器裸片，所述动态随机存取存储器裸片具有其它的低电压摆动输入/输出电路，通过其它微凸块将所述动态随机存取存储器裸片安装到所述裸片载体的所述一个或多个重分布层的其它焊盘上，所述一个或多个重分布层的相应迹线提供了所述动态随机存取存储器裸片与所述应用处理器裸片之间的数据总线。

【技术特征摘要】
2017.01.20 US 62/448,895;2017.10.18 US 15/787,2171.一种系统级封装，包括：由硅制成的裸片载体，所述裸片载体具有相应迹线的一个或多个重分布层，所述一个或多个重分布层被配置为使至少两个集成电路裸片相连接；应用处理器裸片，所述应用处理器裸片具有低电压摆动输入/输出电路，所述应用处理器裸片通过微凸块被安装到所述裸片载体的所述一个或多个重分布层的焊盘上；以及动态随机存取存储器裸片，所述动态随机存取存储器裸片具有其它的低电压摆动输入/输出电路，通过其它微凸块将所述动态随机存取存储器裸片安装到所述裸片载体的所述一个或多个重分布层的其它焊盘上，所述一个或多个重分布层的相应迹线提供了所述动态随机存取存储器裸片与所述应用处理器裸片之间的数据总线。2.根据权利要求1所述的系统级封装，其中：所述一个或多个重分布层中的第一重分布层的相应迹线被配置为数据总线；并且所述裸片载体的所述一个或多个重分布层中的第二重分布层被配置为电源平面。3.根据权利要求1所述的系统级封装，其中，所述应用处理器裸片的数据输入/输出位于所述应用处理器裸片的边缘处或附近，并且所述动态随机存取存储器的其它数据输入/输出位于所述动态随机存取存储器裸片的边缘处或附近。4.根据权利要求1所述的系统级封装，其中，所述其它低电压摆动输入/输出电路被配置为以0.3伏特或更小的输出级逻辑电源电压进行操作。5.根据权利要求1所述的系统级封装，其中，提供所述数据总线的所述一个或多个重分布层的相应迹线未端接。6.根据权利要求1所述的系统级封装，其中，所述动态随机存取存储器裸片进一...

【专利技术属性】
技术研发人员：新叶·邵，
申请(专利权)人：谷歌有限责任公司，
类型：新型
国别省市：美国,US