一种CPU背板时钟测试装置制造方法及图纸

本实用新型专利技术提供一种CPU背板时钟测试装置，包括：时钟芯片、向时钟芯片传送使能信号的使能电路、放大电路、电源电路和时钟测试仪；使能电路与时钟芯片的使能端口连接，时钟芯片的时钟输出端口通过放大电路与时钟测试仪连接；电源电路分别与使能电路、放大电路和时钟芯片连接。在CPLD中写入All Power on模式，即在CPU不在位的情况下，不需要系统时序逻辑，只用CPLD使时钟芯片控制端使能，即可使时钟芯片产生时钟信号给CPU端，本实用新型专利技术可以在不装CPU的情况下，对时钟信号测试点进行测试，方便测试。

【技术实现步骤摘要】
一种CPU背板时钟测试装置
本技术涉及服务器时钟测试领域，尤其涉及一种CPU背板时钟测试装置。
技术介绍
时钟是广泛应用于服务器等电子产品的元器件，包括晶体振荡器和锁相环，主要用于系统收发数据的同步和锁存。时钟信号是时序逻辑的基础，决定逻辑单元中的状态何时更新，是有固定周期的信号量。在时钟的应用中，我们可以使用时钟来同步CPU的不同进程。CPU中的电路可分为时序电路和组合逻辑电路。其中，时序逻辑设备上需要使用时钟。基本上，时序逻辑设备只能通过上升沿或下降沿来改变周期输出。在信号完整性的理念中，时钟信号的质量将会对数字逻辑和数字的采集产生影响，所以对时钟信号的频率、占空比、抖动、上升时间、下降时间及单调性等参数的测试显得非常必要。目前的服务器产品中，采用的设计架构都至少包含2颗CPU，主板的元器件及信号走线均比较密集，这样使得PCB占用的面积比较大，时钟信号的测试点的选择对测试结果的影响也比较大。依据信号测试的原则，测试点会选在信号的终端，用于评估进入芯片的时钟信号质量。对于CPU时钟信号来说，由于CPU散热片、CPU背板等结构因素，信号的测试点一般在CPU背板之下，使得探棒不能直接点测到测试点，造成信号测试的困难。如果将CPU背板拆掉，就造成时钟信号不能测试。
技术实现思路
为了克服上述现有技术中的不足，本技术提供一种CPU背板时钟测试装置，其特征在于，包括：使能电路、放大电路、电源电路、时钟芯片U3以及时钟检测仪U4；使能电路与时钟芯片U3使能端口连接，时钟芯片U3时钟输出端口与放大电路的时钟输入端连接，放大电路时钟输出端与时钟检测仪U4连接；电源电路分别与使能电路、放大电路和时钟芯片U3连接；使能电路用于产生使能信号，并将使能信号传输至时钟芯片U3；时钟芯片U3用于接收使能信号，产生时钟信号；放大电路用于放大时钟芯片U3的时钟信号，并将时钟信号传输至时钟检测仪U4进行时钟信号的检测。优选的，使能电路包括：CPLD模块U5、电阻R1、稳压二极管D1、稳压二极管D2、二极管D3和MOS管M；CPLD模块U5分别与稳压管二极管D1的正极、MOS管M的栅极连接，稳压管二极管D1的负极与稳压二极管D2的负极连接，稳压二极管D2的正极接地；MOS管M的源极接地，MOS管M的漏极分别连接时钟芯片U3的使能接口和电阻R1的第一端，电阻R1的第二端连接电源电路。优选的，CPLD模块U5为EPM7000系列CPLD。优选的，放大电路包括：运算放大器U1、电阻R2、电阻R3和电容C1；运算放大器U1的反相输入接口连接时钟芯片U3的时钟输出端口，正相输出接口通过电阻R2接地；运算放大器U1的输出接口与时钟检测仪的输入端口连接，并通过电阻R3与运算放大器U1的正相输出接口连接；运算放大器U1电源接口连接电源电路，并通过电容C1接地。优选的，运算放大器采用TL061BI-FET单运算放大器。优选的，电源电路包括：电源、电容C2、电源芯片U2和二极管D4；电源与二极管D4正极连接，二极管D4负极分别连接电源芯片U2的输入接口和电容C2的一端，电容C2的另一端接地；电源芯片的输出端口分别连接运算放大器U1的正相输出接口、CPLD模块U5、时钟芯片U3、电阻R1的第二端和运算放大器U1的电源接口。从以上技术方案可以看出，本技术具有以下优点：本技术使能电路与时钟芯片的使能端口连接，时钟芯片U3的时钟输出端口通过放大电路与时钟测试仪连接；电源电路分别与使能电路、放大电路和时钟芯片U3连接，提供电源和高电平信号；在CPLD中写入AllPoweron模式，即在CPU不在位的情况下，不需要系统时序逻辑，只用CPLD使时钟芯片控制端使能，即可使时钟芯片产生时钟信号给CPU端，本技术可以在不装CPU的情况下，对时钟信号测试点进行测试，方便测试。附图说明为了更清楚地说明本技术的技术方案，下面将对描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为本技术连接关系示意图。具体实施方式本技术提供一种CPU背板时钟测试装置，如图1所示，包括：使能电路、放大电路、电源电路、时钟芯片U3以及时钟检测仪U4；使能电路与时钟芯片U3使能端口连接，时钟芯片U3时钟输出端口与放大电路的时钟输入端连接，放大电路时钟输出端与时钟检测仪U4连接；电源电路分别与使能电路、放大电路和时钟芯片U3连接；使能电路用于产生使能信号，并将使能信号传输至时钟芯片U3；时钟芯片U3用于接收使能信号，产生时钟信号；放大电路用于放大时钟芯片U3的时钟信号，并将时钟信号传输至时钟检测仪U4进行时钟信号的检测。为使得本技术的专利技术目的、特征、优点能够更加的明显和易懂，下面将运用具体的实施例及附图，对本技术保护的技术方案进行清楚、完整地描述，显然，下面所描述的实施例仅仅是本技术一部分实施例，而非全部的实施例。基于本专利中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本专利保护的范围。实施例一，使能电路包括：CPLD模块U5、电阻R1、稳压二极管D1、稳压二极管D2、二极管D3和MOS管M；CPLD模块U5分别与稳压管二极管D1的正极、MOS管M的栅极连接，稳压管二极管D1的负极与稳压二极管D2的负极连接，稳压二极管D2的正极接地；MOS管M的源极接地，MOS管M的漏极分别连接时钟芯片U3的使能接口和电阻R1的第一端，电阻R1的第二端连接电源电路。CPLD模块U5为EPM7000系列CPLD。在CPLD模块U5中写入AllPoweron模式，即在CPU不在位的情况下，不需要系统时序逻辑，CPLD模块U5为时钟芯片U3提供时能信号。实施例二，与实施例一基本相同，不同之处在于：放大电路包括：运算放大器U1、电阻R2、电阻R3和电容C1；运算放大器U1的反相输入接口连接时钟芯片U3的时钟输出端口，正相输出接口通过电阻R2接地；运算放大器U1的输出接口与时钟检测仪U4的输入端口连接，并通过电阻R3与运算放大器U1的正相输出接口连接；运算放大器U1电源接口连接电源电路，并通过电容C1接地；时钟芯片产生的时钟信号经过放大电路放大后进入时钟检测仪U4进行时钟信号的检测。实施例三，与实施例一基本相同，不同之处在于：电源电路包括：电源、电容C2、电源芯片U2和二极管D4；电源与二极管D4正极连接，二极管D4负极分别连接电源芯片U2的输入接口和电容C2的一端，电容C2的另一端接地；电源芯片的输出端口分别连接运算放大器U1的正相输出接口、CPLD模块U5、时钟芯片U3、电阻R1的第二端和运算放大器U1的电源接口。电源经过电源芯片为电路元器件提供过压过流保护功能。实施例四：使能电路包括：CPLD模块U5、电阻R1、稳压二极管D1、稳压二极管D2、二极管D3和MOS管M；CPLD模块U5分别与稳压管二极管D1的正极、MOS管M的栅极连接，稳压管二极管D1的负极与稳压二极管D2的负极连接，稳压二极管D2的正极接地；MOS管M的源极接地，MOS管M的漏极分别连接时钟芯片U3的使能接口和电阻R1的第一端，电本文档来自技高网...

【技术保护点】
1.一种CPU背板时钟测试装置，其特征在于，包括：使能电路、放大电路、电源电路、时钟芯片U3以及时钟检测仪U4；使能电路与时钟芯片U3使能端口连接，时钟芯片U3时钟输出端口与放大电路的时钟输入端连接，放大电路时钟输出端与时钟检测仪U4连接；电源电路分别与使能电路、放大电路和时钟芯片U3连接；使能电路用于产生使能信号，并将使能信号传输至时钟芯片U3；时钟芯片U3用于接收使能信号，产生时钟信号；放大电路用于放大时钟芯片U3的时钟信号，并将时钟信号传输至时钟检测仪U4进行时钟信号的检测。

【技术特征摘要】
1.一种CPU背板时钟测试装置，其特征在于，包括：使能电路、放大电路、电源电路、时钟芯片U3以及时钟检测仪U4；使能电路与时钟芯片U3使能端口连接，时钟芯片U3时钟输出端口与放大电路的时钟输入端连接，放大电路时钟输出端与时钟检测仪U4连接；电源电路分别与使能电路、放大电路和时钟芯片U3连接；使能电路用于产生使能信号，并将使能信号传输至时钟芯片U3；时钟芯片U3用于接收使能信号，产生时钟信号；放大电路用于放大时钟芯片U3的时钟信号，并将时钟信号传输至时钟检测仪U4进行时钟信号的检测。2.根据权利要求1所述的CPU背板时钟测试装置，其特征在于，使能电路包括：CPLD模块U5、电阻R1、稳压二极管D1、稳压二极管D2、二极管D3和MOS管M；CPLD模块U5分别与稳压管二极管D1的正极、MOS管M的栅极连接，稳压管二极管D1的负极与稳压二极管D2的负极连接，稳压二极管D2的正极接地；MOS管M的源极接地，MOS管M的漏极分别连接时钟芯片U3的使能接口和电阻R1的第一端，电阻R1的第二端连接电源电路。3.根据权利要求1...

【专利技术属性】
技术研发人员：任文书，
申请(专利权)人：郑州云海信息技术有限公司，
类型：新型
国别省市：河南,41