The invention discloses a Cache implementation method based on cross storage.
【技术实现步骤摘要】
一种基于交叉存储的Cache实现方法
本专利技术属于集成电路设计
，具体涉及一种基于交叉存储的Cache实现方法。
技术介绍
高性能处理器通常采用层次化的多级Cache来作为数据和指令的缓冲，以减小处理器和存储器之间的速率差异。其中，一级Cache通常位于处理器核内部，与流水线紧密配合，具有很小的访问延迟，基本上与处理器的执行速率保持一致，为了获得指令和数据的并行访问，通常采用哈佛结构，即分成独立的指令cache和数据Cache。一级Cache始终都是影响处理器性能的重要因素。嵌入式高性能处理器的主存通常是具有猝发访问模式的快速存储器，配以高带宽的片上总线，满足处理器的高性能处理需求。设计与系统相匹配的cache对于处理器整体性能的提升有很大的帮助。在Cache的设计中，每个Cache行中数据有效性的表示有两种方式：第一种是每个Cache行中的每个字均用1bit的有效位进行表示，这种实现方式，主要应用于总线带宽不大，一般带宽只有1个字，而且流水线中每个周期需要的指令/数据量也只有1个字的系统中。每个字使用1bit的有效位可以实现一个Cache行不必同时更新，...
【技术保护点】
1.一种基于交叉存储的Cache实现方法，其特征在于，在满足
【技术特征摘要】
1.一种基于交叉存储的Cache实现方法，其特征在于，在满足的条件下，一个周期填充一个Cache行的所有N个字，同时在命中判断周期使用同一地址读取所有M路对应的K个字，满足流水线对Cache访问的时序要求，N为Cache行的大小，K为流水线与Cache之间的数据位宽，并且N是K的整数倍，M为Cache的路数。2.根据权利要求1所述的一种基于交叉存储的Cache实现方法，其特征在于，包括以下步骤：S1、根据Cache的路数、Cache行的大小、流水线与Cache之间的数据带宽以及Cache的容量，确定DATA存储器与TAG存储器的组织结构；S2、根据步骤S1确定的Cache的组织结构，设计Cache的更新与访问方式，保证一个周期能将一路的一个Cache行同时更新，且同一周期取出所有路相同地址的数据；S3、通过同周期将所有路的对应相同地址的tagv取出完成对TAG存储器的读操作；S4、基于Cache的组织结构、Cache存储器的读写访问方式，流水线在第一个周期发出访问所有M路的TAG存储器和所有M路的对应K个字DATA的相关信号和有效时序；S5、在第二个周期，读出所有M路的对应地址的tagv，进行命中判断，如果命中，在该周期将命中路的所有K个字返回给处理器，完成处理器对Cache存储器的本次访问。3.根据权利要求2所述的一种基于交叉存储的Cache实现方法，其特征在于，步骤S1中，DATA存储器的最小存储体的数据位宽为K个字，共有M个这样的存储体，存储体的深度根据Cache的容量确定，TAG存储器也包括M个小的存储体，每个存储体的深度是DATA最小存储块的K/N倍，每个存储体的宽度与Cache的容量、存储的是物理地址还是虚拟地址的高位相关，TAG每个存储块的每行中均增加一位有效位，用于表示对应DATA的整个Cach...
【专利技术属性】
技术研发人员：崔媛媛，李红桥，郭娜娜，谢琰瑾，杨博，
申请(专利权)人：西安微电子技术研究所，
类型：发明
国别省市：陕西,61
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。