像素电路制造技术

一种像素电路包括发光元件、第一至第三晶体管、第一至第二电容及电压设定电路。发光元件接收系统低电压。第一晶体管接收系统高电压并受控于发光信号。第二晶体管耦接于第一晶体管及发光元件间。第一电容耦接第二晶体管。第二电容耦接于第一电容与第一晶体管间。电压设定电路接收第一至第二扫描信号、源极驱动信号及数据电压，以依据第一至第二扫描信号对第一电容进行电荷消除且接着依据源极驱动信号写入数据电压至第一电容。第三晶体管受控于第二扫描信号且接收第一参考电压。

Pixel circuit

A pixel circuit includes a light emitting element, a first to third transistor, a first to second capacitor and a voltage setting circuit. The receiving system of light emitting element is low voltage. The first transistor receiving system has high voltage and is controlled by the luminous signal. The second transistor is coupled to the first transistor and the light emitting element. The first capacitor is coupled to the second transistor. The second capacitor is coupled between the first capacitor and the first transistor. The voltage setting circuit receives the first to second scanning signals, source driving signals and data voltages to eliminate the charge of the first capacitor based on the first to second scanning signals, and then writes the data voltages to the first capacitor based on the source driving signals. The third transistor is controlled by the second scan signal and receives the first reference voltage.

【技术实现步骤摘要】
像素电路
本专利技术涉及一种显示装置，且特别涉及一种像素电路。
技术介绍
随着电子技术的进步，显示装置已成为人们生活中不可或缺的工具。为提供良好的人机界面，高品质的显示面板已成为显示装置中必要的设备。在显示装置中，由于显示面板所呈现的显示画面容易受到像素电路中的驱动晶体管的临界电压(ThresholdVoltage)影响，导致显示画面的品质降低。因此，显示装置会针对驱动晶体管的临界电压进行补偿，以进一步降低临界电压对于显示画面的影响。另一方面，在高分辨率的显示面板中，像素电路执行数据写入动作的时间长度会缩短，也就是说，像素电路对临界电压进行补偿的时间长度会缩短，使得像素电路对于临界电压的补偿效果将会受到影响。因此，如何改善临界电压对于显示画面的品质影响，将是本领域相关技术人员重要的课题。
技术实现思路
本专利技术提供一种像素电路，可以划分像素电路操作于画面期间中的电压补偿期间及数据写入期间，以使临界电压的补偿时间长度可以被调整，并且此补偿时间长度可以不受数据写入时间长度的影响，进而改善显示面板所呈现的显示画面的品质。本专利技术的像素电路包括发光元件、第一至第三晶体管、第一至第二电容以及电压设定电路。发光元件具有阳极及接收系统低电压的阴极。第一晶体管具有接收系统高电压的第一端、接收发光信号的控制端以及第二端。第二晶体管具有耦接第一晶体管的第一端、控制端以及耦接发光元件的第二端。第一电容具有第一端及耦接第二晶体管的第二端。第二电容具有耦接第一电容的第一端及耦接第一晶体管的第二端。电压设定电路耦接第一电容的第一端及第二端，并且接收第一至第二扫描信号、源极驱动信号及数据电压，以依据第一扫描信号及第二扫描信号对第一电容进行电荷消除且接着依据源极驱动信号写入数据电压至第一电容。第三晶体管具有耦接第二晶体管的第一端、耦接第二扫描信号的控制端以及接收第一参考电压的第二端。基于上述，本专利技术实施例所述像素电路中的电压设定电路可以依据第一扫描信号及第二扫描信号来对第一电容进行电荷消除，并且可以依据源极驱动信号来将数据电压写入至第一电容。如此一来，像素电路对于补偿临界电压时的时间长度，将不受数据写入至第一电容时的时间长度影响，借此改善显示面板所呈现的显示画面的品质。为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合说明书附图作详细说明如下。附图说明图1是依照本专利技术一实施例的像素电路的电路图。图2是依照本专利技术一实施例的像素电路的波形示意图。图3是依照本专利技术另一实施例的像素电路的电路图。图4是依照本专利技术再一实施例的像素电路的电路图。图5是依照本专利技术一实施例的像素电路的另一种波形示意图。附图标记说明：100、300、400：像素电路110、310、410：电压设定电路LED：发光元件C1～C2：电容M1～M10：晶体管Vref1～Vref2：参考电压Vdata：数据电压OVDD：系统高电压OVSS：系统低电压S1：第一扫描信号S1[n-1]：先前第一扫描信号S2：第二扫描信号SD：源极驱动信号EM：发光信号NA～ND：节点Id：导通电流TFR：像素期间Tr：电压重置期间Tc：电压补偿期间Td：数据写入期间Te：发光期间具体实施方式图1是依照本专利技术一实施例的像素电路100的电路图。请参照图1，在本实施例中，像素电路100包括发光元件LED、第一至第三晶体管M1～M3、第十晶体管M10、第一至第二电容C1～C2以及电压设定电路110。电压设定电路110耦接至第一电容C1的第一端及第二端及第二电容C2的第一端，并且电压设定电路110可以接收第一扫描信号S1、第二扫描信号S2、源极驱动信号SD以及数据电压Vdata。并且，电压设定电路110可以包括第四至第六晶体管M4～M6，并且本实施例的第一至第六晶体管M1～M6及第十晶体管M10是以P型晶体管为例，但本专利技术实施例不以此为限。在本实施例中，发光元件LED具有阳极及接收系统低电压OVSS的阴极。其中，本实施例的发光元件LED可以例如是有机发光二极管及微型发光二极管的其中之一，但本专利技术实施例不以此为限。另一方面，第一晶体管M1的源极(对应于第一端)接收系统高电压OVDD，第一晶体管M1的栅极(对应于控制端)接收发光信号EM，第一晶体管M1的漏极(对应于第二端)耦接至第二电容C2的第二端。第二晶体管M2的源极(对应于第一端)耦接至第一晶体管M1的漏极，第二晶体管M2的栅极(对应于控制端)耦接至第一电容C1的第二端。第三晶体管M3的源极(对应于第一端)耦接至第二晶体管M2的漏极(对应于第二端)，第三晶体管M3栅极(对应于控制端)接收第二扫描信号S2，第三晶体管M3的漏极(对应于第二端)接收第一参考电压Vref1。第十晶体管M10的源极(对应于第一端)耦接至第二晶体管M2的漏极，第十晶体管M10的栅极(对应于控制端)接收发光信号EM，第十晶体管M10的漏极(对应于第二端)耦接至发光元件LED的阳极。另一方面，在本实施例的电压设定电路110中，第四晶体管M4的源极(对应于第一端)接收第二参考电压Vref2，第四晶体管M4的栅极(对应于控制端)接收第二扫描信号S2，第四晶体管M4的漏极(对应于第二端)耦接至第一电容C1的第一端。第五晶体管M5的源极(对应于第一端)接收第二参考电压Vref2，第五晶体管M5的栅极(对应于控制端)接收第一扫描信号S1，第五晶体管M5的漏极(对应于第二端)耦接至第一电容C1的第二端。第六晶体管M6的源极(对应于第一端)接收数据电压Vdata，第六晶体管M6的栅极(对应于控制端)接收源极驱动信号SD，第六晶体管M6的漏极(对应于第二端)耦接至第一电容C1的第一端及第二电容C2的第一端。其中，本实施例的第二参考电压Vref2可以大于第一参考电压Vref1，并且第一参考电压Vref1可以小于系统低电压OVSS与发光元件LED的点亮临界电压的总和电压，但本专利技术实施例不以此为限。值得一提的是，在本实施例中，电压设定电路110可以依据第一扫描信号S1及第二扫描信号S2来对第一电容C1进行电荷消除，并且电压设定电路110可以依据源极驱动信号SD来将数据电压Vdata写入至第一电容C1。换句话说，电压设定电路110可以依据上述的第一扫描信号S1、第二扫描信号S2、源极驱动信号SD，来对第一电容C1进行重置及数据写入的相关动作。顺带一提的是，在本专利技术实施例中，上述的第一扫描信号S1及第二扫描信号S2可以例如是由显示面板(未示出)中的多条栅极线(GateLine)的其中之一来传送。另外，数据电压Vdata可以例如由显示面板(未示出)中的多条数据线(DataLine)的其中之一来传送。并且，显示面板(未示出)中的多个像素(Pixel)是以矩阵排列，并且配置于数据线与栅极线的交错处，以通过相对应的栅极线与数据线来控制像素电路(例如是像素电路100)进行电路操作。图2是依照本专利技术一实施例的像素电路的波形示意图。请参照图2，在本实施例中，像素电路100的一个像素期间TFR可以区分为电压重置期间Tr、电压补偿期间Tc、数据写入期间Td以及发光期间Te，并且电压重置期间Tr、电压补偿期间Tc、数据写入期间Td以及发光期间Te彼此不相互重叠。其中，电压补偿期间Tc是位于电压重置期间Tr之后，数据写本文档来自技高网...

【技术保护点】
1.一种像素电路，包括：一发光元件，具有一阳极及接收一系统低电压的一阴极；一第一晶体管，具有接收一系统高电压的一第一端、接收一发光信号的一控制端、以及一第二端；一第二晶体管，具有耦接该第一晶体管的该第二端的一第一端、一控制端、以及耦接该发光元件的该阳极的一第二端；一第一电容，具有一第一端及耦接该第二晶体管的该控制端的一第二端；一第二电容，具有耦接该第一电容的该第一端的一第一端及耦接该第一晶体管的该第二端的一第二端；一电压设定电路，耦接该第一电容的该第一端及该第二端，并且接收一第一扫描信号、一第二扫描信号、一源极驱动信号及一数据电压，以依据该第一扫描信号及该第二扫描信号对该第一电容进行电荷消除且接着依据该源极驱动信号写入该数据电压至该第一电容；以及一第三晶体管，具有耦接该第二晶体管的该第二端的一第一端、耦接该第一扫描信号的一控制端、以及接收一第一参考电压的一第二端。

【技术特征摘要】
2018.03.09 TW 1071081591.一种像素电路，包括：一发光元件，具有一阳极及接收一系统低电压的一阴极；一第一晶体管，具有接收一系统高电压的一第一端、接收一发光信号的一控制端、以及一第二端；一第二晶体管，具有耦接该第一晶体管的该第二端的一第一端、一控制端、以及耦接该发光元件的该阳极的一第二端；一第一电容，具有一第一端及耦接该第二晶体管的该控制端的一第二端；一第二电容，具有耦接该第一电容的该第一端的一第一端及耦接该第一晶体管的该第二端的一第二端；一电压设定电路，耦接该第一电容的该第一端及该第二端，并且接收一第一扫描信号、一第二扫描信号、一源极驱动信号及一数据电压，以依据该第一扫描信号及该第二扫描信号对该第一电容进行电荷消除且接着依据该源极驱动信号写入该数据电压至该第一电容；以及一第三晶体管，具有耦接该第二晶体管的该第二端的一第一端、耦接该第一扫描信号的一控制端、以及接收一第一参考电压的一第二端。2.如权利要求1所述的像素电路，其中该电压设定电路包括：一第四晶体管，具有接收一第二参考电压的一第一端、接收该第二扫描信号的一控制端、以及耦接该第一电容的该第一端的一第二端；一第五晶体管，具有接收该第二参考电压的一第一端、接收该第一扫描信号的一控制端、以及耦接该第一电容的该第二端的一第二端；以及一第六晶体管，具有接收该数据电压的一第一端、接收该源极驱动信号的一控制端、以及耦接该第一电容的该第一端的一第二端。3.如权利要求2所述的像素电路，其中该第二参考电压大于该第一参考电压。4.如权利要求1所述的像素电路，其中该电压设定电路包括：一第七晶体管，具有接收一第二...

【专利技术属性】
技术研发人员：郑贸薰，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：中国台湾,71