USB链路桥接器制造技术

公开了一种通用串行总线(USB)链路桥接器装置。USB链路桥接器装置包括主机侧模块，被配置成与USB主机接口连接。主机侧模块包括接收器并且被配置成从USB主机接收串行数据、将接收到的串行数据转换成并行数据并将并行数据存储在弹性缓冲器中。还包括数据控制器，耦合至主机侧模块。进一步包括装置侧模块，耦合至数据控制器并且包括发射器。装置侧模块被配置成从数据控制器接收并行数据、将接收到的并行数据转换成串行数据并且向USB装置传输串行数据。数据控制器包括先入先出(FIFO)存储器以及桥接状态机，被配置成从主机侧模块接收并行数据、向主机侧模块返回确认信号、将并行数据存储在FIFO存储器中并且基于桥接状态机的配置来传输并行数据。

USB link bridge

A universal serial bus (USB) link bridge device is disclosed. The USB link bridge device includes a host side module configured to connect to the USB host interface. The host side module includes a receiver and is configured to receive serial data from a USB host, convert the received serial data into parallel data, and store parallel data in an elastic buffer. The data controller is also coupled to the host side module. Further, the device side module is coupled to the data controller and includes a transmitter. The device side module is configured to receive parallel data from the data controller, convert the received parallel data into serial data and transmit serial data to the USB device. The data controller includes FIFO memory and bridge state machine. It is configured to receive parallel data from host side module, return acknowledgement signal to host side module, store parallel data in FIFO memory and transmit parallel data based on configuration of bridge state machine.

【技术实现步骤摘要】
USB链路桥接器
本专利技术涉及公开了一种通用串行总线(USB)链路桥接器装置。
技术介绍
通用串行总线(USB)协议实现了根据USB标准进行电子通信。USB标准限定了与协议兼容所需的信号属性、定时以及状态变化。根据USB标准，在一个或多个USB端口之间传送数据。根据USB端口之间的线缆的长度，在USB端口之间传送数据的信号当从一个端口行进至另一个端口时劣化。为了增加数据速率，无源USB线缆的线缆长度减小。USB2.0解决方案通常能够通过5米无源线缆以480Mb/s的速率进行传送。USB3.0解决方案通常能够通过3米无源线缆以5Gb/s的速率进行传送，并且USB3.1解决方案通常通过1米无源线缆以10Gb/s的速率传送数据。对于许多用户和/或应用来说，一米线缆不方便。为了实现更长的线缆，USB3.1规范限定了USB中继器。中继器是指作用于信号以增加通过其可以成功传输信号的物理长度和/或互连损耗的任何有源组件。中继器的种类包括重定时器和转接驱动器两者。重定时器是指包含时钟数据恢复(CDR)电路的组件，所述时钟数据恢复电路对信号进行“重定时”。重定时器在重新传输信号之前将所述信号锁存到同步存储器元件中。在不通过在重定时器的任一侧上创建单独时钟域来累积高频抖动的情况下，其用于延长系统的物理长度。SRIS(单独参考时钟独立SSC)重定时器是指重定时器实现(其发送时钟来自本地参考时钟)，并且独立于其接收器处的恢复时钟。位级重定时器是指重定时器实现，其发送时钟来自其接收器处的恢复时钟，除了在链路训练部分期间。转接驱动器是指对信号进行操作但不对其进行重定时的模拟组件。这可以包括均衡化、放大以及发射器。转接驱动器不包括CDR。重定时器重新调整数据信号以增加数据通信距离。转接驱动器是重新生成信号以提高高速数据链路中的信号质量的系统。使用均衡化、预加重和其他技术。根据USB规范，可以向USB主机与装置之间的链路添加最多四个USB中继器。也就是说，USB主机板上一个、USB装置板上一个以及有源线缆中两个(每端一个)。然而，由于需要在主机和装置侧端口处进行添加，所以此解决方案不方便。在USB3.x主机与UXB3.x装置之间的通信链路中添加USB重定时器增加了在主机与装置之间传送数据时的等待时间。此附加等待时间增加了USB3.x主机和UXB3.x装置侧处的链路层周转延迟。USB3.x链路层规范限定了超时计数器，以检查数据已经到达接收链路伙伴。如果发送链路伙伴在规定量的时间内没有接收到响应，则发送链路伙伴将做出发送链路伙伴与接收链路伙伴之间的通信链路有问题的假设并且开始重训练其间的链路。针对USB3.1，包含USB中继器的USB有源线缆可用，所述USB中继器具有约300ns以及更多的数据路径等待时间(在链路层)。当这些有源线缆用于连接某些USB3.0传统装置时，由这些有源线缆引入的链路层数据路径等待时间太长，并且检查周转时间的链路层定时器通常超时，从而防止了USB3.0装置使用基于USB3.1规范设计的有源线缆交换数据。具有误差校正的USB3.x重定时器和USB3.xSRIS重定时器需要弹性缓冲器来补偿传入和传出数据载体的不同频率。具有弹性缓冲器进一步增加了等待时间。已经显示，在所有条件下，目前可用的中继器架构无法满足50纳秒的最大数据路径等待时间。具有最小数据路径等待时间的组件是USB转接驱动器。USB转接驱动器是在不对位进行重新定时的情况下增强线路上的数据信号的模拟组件。这可以包括均衡化、放大以及传输。其不包括CDR。USB转接驱动器的问题是其无法从传入信号中移除抖动。假设当四个USB转接驱动器在数据路径中时，在这四个转接驱动器的端部处的数据信号可能已经退化到数据无法由USB主机/装置恢复的程度了。USB3.x位级重定时器虽然可以满足最大50纳秒的数据路径等待时间要求(在链路层)，但提出了其他挑战(如本地时钟与恢复时钟之间的切换以及从低功率模式中快速唤醒)。
技术实现思路
提供本
技术实现思路
是为了以简化的形式介绍将在以下具体实施方式中进一步描述的一些概念。本
技术实现思路
不旨在标识出所要求保护的主题的关键特征或必要特征，也不旨在用于限制所要求保护的主题的范围。在一个实施例中，公开了一种通用串行总线(USB)链路桥接器装置。USB链路桥接器装置包括主机侧模块，所述主机侧模块被配置成与USB主机接口连接。所述主机侧模块包括接收器并且被配置成从所述USB主机接收串行数据、将所述接收到的串行数据转换成并行数据并将所述并行数据存储在弹性缓冲器中。所述USB链路桥接器装置还包括数据控制器，所述数据控制器耦合至所述主机侧模块，并且装置侧模块耦合至所述数据控制器并且包括发射器。所述装置侧模块被配置成从所述数据控制器接收并行数据、将所述接收到的并行数据转换成串行数据并且向USB装置传输所述串行数据。所述数据控制器包括先入先出(FIFO)存储器以及桥接状态机模块，所述数据控制器被配置成从所述主机侧模块接收所述并行数据、向所述主机侧模块返回确认信号、将所述并行数据存储在FIFO存储器中并且基于所述桥接状态机模块的配置传输来自所述FIFO存储器的所述并行数据。所述桥接状态机模块被配置成决定什么时候从所述FIFO存储器向所述USB装置发送所述并行数据。在另一个实施例中，公开了一种用于使用USB链路桥接器来增大通用串行总线(USB)主机与USB装置之间的物理连接距离的方法。所述方法包括：由所述USB链路桥接器接收来自所述USB主机的包；将所述包存储在先入先出(FIFO)存储器中；由所述USB链路桥接器向所述USB主机发送确认；以及由所述USB链路桥接器向所述USB装置传输所述包。所述方法进一步包括：由所述USB链路桥接器接收来自所述USB装置的信号，其中，如果所述信号指示未成功传输所述包，则重新发送所述包，并且如果所述信号指示成功传输，则从所述FIFO移除所述包并且通知所述USB主机可以从所述USB主机传输另一个包。在一些实施例中，数据控制器被配置成生成USB链路命令。所述数据控制器包括链路训练状况状态机(LTSSM)，所述LTSSM用于检测数据传输、数据传输的轮询和同步。LTSSM与桥接状态机分离并且两者彼此独立地运行。在一些实施例中，LTSSM与桥接状态机可以相互配合。所述桥接状态机模块被配置成当所述FIFO存储器中的缓冲空间可用于存储接收到的数据包时确认接收到数据包。当所述FIFO存储器中没有可用于存储接收到的数据包的缓冲空间时，所述桥接状态机模块被配置成在接收到所述数据包时向所述USB主机发送LBAD消息。所述桥接状态机模块被配置成在向所述USB装置发送包之后并且接收到来自所述USB装置的确认时从存储在所述FIFO存储器中的所述并行数据移除所述包。所述桥接状态机模块被配置成在接收到来自所述USB装置的LBAD消息时向所述USB装置重新传输所述包。在一些实施例中，所述桥接状态机模块被配置成在接收到来自所述USB装置的所述USB装置准备好接收更多数据的消息后通知所述USB主机缓冲空间可用于更多包。数据控制器被配置成生成符合USB标准的链路训练模式。附图说明为了可以详细理解本专利技术的上述特征，可以通过参考实施例来获得上面简要总结的本专利技术的更具体描述，在附图本文档来自技高网...

【技术保护点】
1.一种通用串行总线(USB)链路桥接器装置，包括：主机侧模块，所述主机侧模块被配置成与USB主机接口连接，其中，所述主机侧模块包括接收器并且被配置成从所述USB主机接收串行数据、将所述接收到的串行数据转换成并行数据并将所述并行数据存储在弹性缓冲器中；数据控制器，所述数据控制器耦合至所述主机侧模块；装置侧模块，所述装置侧模块耦合至所述数据控制器并且包括发射器，其中，所述装置侧模块被配置成从所述数据控制器接收并行数据、将所述接收到的并行数据转换成串行数据并且向USB装置传输所述串行数据；并且其中，所述数据控制器包括先入先出(FIFO)存储器以及桥接状态机模块，所述数据控制器被配置成从所述主机侧模块接收所述并行数据、向所述主机侧模块返回确认信号、将所述并行数据存储在FIFO存储器中并且基于所述桥接状态机模块的配置传输来自所述FIFO存储器的所述并行数据，其中，所述桥接状态机模块被配置成决定什么时候从所述FIFO存储器向所述USB装置发送所述并行数据。

【技术特征摘要】
2017.04.13 US 15/487,2601.一种通用串行总线(USB)链路桥接器装置，包括：主机侧模块，所述主机侧模块被配置成与USB主机接口连接，其中，所述主机侧模块包括接收器并且被配置成从所述USB主机接收串行数据、将所述接收到的串行数据转换成并行数据并将所述并行数据存储在弹性缓冲器中；数据控制器，所述数据控制器耦合至所述主机侧模块；装置侧模块，所述装置侧模块耦合至所述数据控制器并且包括发射器，其中，所述装置侧模块被配置成从所述数据控制器接收并行数据、将所述接收到的并行数据转换成串行数据并且向USB装置传输所述串行数据；并且其中，所述数据控制器包括先入先出(FIFO)存储器以及桥接状态机模块，所述数据控制器被配置成从所述主机侧模块接收所述并行数据、向所述主机侧模块返回确认信号、将所述并行数据存储在FIFO存储器中并且基于所述桥接状态机模块的配置传输来自所述FIFO存储器的所述并行数据，其中，所述桥接状态机模块被配置成决定什么时候从所述FIFO存储器向所述USB装置发送所述并行数据。2.如权利要求1所述的USB链路桥接器装置，其中，所述数据控制器被配置成生成USB链路命令。3.如权利要求1所述的USB链路桥接器装置，其中，所述数据控制器包括链路训练状况状态机(LTSSM)，所述LTSSM用于检测数据传输、数据传输的轮询和同步，其中，所述LTSSM与所述桥接状态机分离。4.如权利要求1所述的USB链路桥接器装置，其中，所述桥接状态机模块被配置成当所述FIFO存储器中的缓冲空间可用于存储接收到的...

【专利技术属性】
技术研发人员：巴特·韦滕滕，
申请(专利权)人：恩智浦有限公司，
类型：发明
国别省市：荷兰,NL