一种基于FPGA的高速计数器制造技术

本发明专利技术涉及一种基于FPGA的高速计数器，采用FPGA芯片实现，其中，使能模块用于启动所述计数器模块进行工作；通道选择暂存器模块用于从多个输入通道中选择一个作为计数通道；高位目标值设定模块用于设定计数器目标值的高位部分，低位目标值设定模块用于设定计数器目标值的低位部分；计数器模块用于依照设定的参数进行运算，将选择通道中产生的脉波记录下来；高位元存储模块用于记录当前计数器模块的高位元，低位元存储模块用于记录当前计数器模块的低位元。本发明专利技术能够模拟出多工器与计数器，实现高速计数的目的。

A high speed counter based on FPGA

The invention relates to a high-speed counter based on FPGA, which is implemented by a FPGA chip, wherein an enable module is used to start the counter module for work, a channel selection register module is used to select one of the multiple input channels as a count channel, and a high-bit target value setting module is used to set the high target value of the counter. In the bit part, the low-bit target value setting module is used to set the low-bit part of the counter target value; the counter module is used to operate according to the set parameters to record the pulse generated in the selection channel; the high-bit memory module is used to record the high-bit of the current counter module; and the low-bit memory module is used to record when The low bit element of the front counter module. The invention can simulate multiplexers and counters, and achieve high-speed counting purposes.

【技术实现步骤摘要】
一种基于FPGA的高速计数器
本专利技术涉及高速计数
，特别是涉及一种基于FPGA的高速计数器。
技术介绍
现有技术中通常采用计数器搭配类比多工器的方式实现高速计数，例如由多工器CD4052负责选择输入通道，并且将讯号传递至下个计数单元8254，以达到多输入段数选择且能实现高速计数的目的。但是采用这种方式进行四个通道选择时，其所需的硬件元件繁多，设计困难且占PCB空间
技术实现思路
本专利技术所要解决的技术问题是提供一种基于FPGA的高速计数器，能够模拟出多工器与计数器，实现高速计数的目的。本专利技术解决其技术问题所采用的技术方案是：提供一种基于FPGA的高速计数器，采用FPGA芯片实现，包括以下功能模块：通道选择暂存器模块、计数器模块、使能模块、高位目标值设定模块、低位目标值设定模块、高位元存储模块和低位元存储模块；所述使能模块的输出端与计数器模块的使能端相连，用于启动所述计数器模块进行工作；所述通道选择暂存器模块的输出端与计数器模块的SEL端相连，用于从多个输入通道中选择一个作为计数通道；所述高位目标值设定模块和低位目标值设定模块的输出均与计数器模块的SET_COUNT端相连，本文档来自技高网...

【技术保护点】
1.一种基于FPGA的高速计数器，其特征在于，采用FPGA芯片实现，包括以下功能模块：通道选择暂存器模块、计数器模块、使能模块、高位目标值设定模块、低位目标值设定模块、高位元存储模块和低位元存储模块；所述使能模块的输出端与计数器模块的使能端相连，用于启动所述计数器模块进行工作；所述通道选择暂存器模块的输出端与计数器模块的SEL端相连，用于从多个输入通道中选择一个作为计数通道；所述高位目标值设定模块和低位目标值设定模块的输出均与计数器模块的SET_COUNT端相连，所述高位目标值设定模块用于设定计数器目标值的高位部分，所述低位目标值设定模块用于设定计数器目标值的低位部分；所述计数器模块的输出端分...

【技术特征摘要】
1.一种基于FPGA的高速计数器，其特征在于，采用FPGA芯片实现，包括以下功能模块：通道选择暂存器模块、计数器模块、使能模块、高位目标值设定模块、低位目标值设定模块、高位元存储模块和低位元存储模块；所述使能模块的输出端与计数器模块的使能端相连，用于启动所述计数器模块进行工作；所述通道选择暂存器模块的输出端与计数器模块的SEL端相连，用于从多个输入通道中选择一个作为计数通道；所述高位目标值设定模块和低位目标值设定模块的输出均与计数器模块的SET_COUNT端相连，所述高位目标值设定模块用于设定计数器目标值的高位部分，所述低位目标值设定模块用于设定计数器目标值的低位部分；所述计数器模块的输出端分别与高位元存储模块...

【专利技术属性】
技术研发人员：廖赐洲，
申请(专利权)人：宁波帝洲自动化科技有限公司，
类型：发明
国别省市：浙江,33