一种数据包及其接收机制造技术

本申请提供了一种数据包及其接收机，该数据包包括：前导码；与所述前导码相接的同步地址；与所述同步地址相接的保护间隔；与所述保护间隔相接的有效载荷。本申请提供的该数据包在同步地址和有效载荷之间加入保护间隔，利用保护间隔代替了缓存器对数据的缓存，从而避免了接收机中缓存器的使用，简化接收机的实现，降低接收机的成本。

【技术实现步骤摘要】
一种数据包及其接收机
本申请涉及无线通信
，尤其涉及一种数据包及其接收机。
技术介绍
随着物联网技术的不断发展，基于各种短距离无线通信协议的应用越来越多，使用的领域也越来越广泛。基于FSK(Frequency-shiftkeying，频移键控)调制方式的短距离无线通信系统，由于实现简单，芯片面积小，功耗低，发射效率高，抗干扰和抗衰减的性能强等诸多优点而获得广泛应用。传统的基于FSK调制方式的数据包结构如图1所示，包括前导码Preamble、同步地址Address、有效载荷Payload，该数据包需要传统的接收机进行接收处理，如图2所示，图2为传统的FSK接收机架构，由于接收机的同步电路寻找到同步位置信息会有一个滞后作用，因此，传统的FSK接收机架构必须设置一个缓存器来缓存一定的载荷信息。以32bit同步地址，滞后时间8bit，数据通路混频器到缓存器延迟为40个采样点为例，如果符号过采样率采用常见的8倍，数据通路上的I，Q数据宽度10bit，那么，缓存器至少需要NT1＝20×(40+8×8)＝2080，NT2＝20×(40+8×8+32×8)＝7200个寄存器，相对于简单的FSK接收机，这个缓存器占的面积还是比较大的。有鉴于此，本领域技术人员急需提出一种新型的数据包及其接收机，以避免在接收机中使用缓存器，从而达到简化接收机实现、降低接收机成本的目的。
技术实现思路
本申请提供了一种数据包及其接收机，以避免传统接收机中缓存器的使用，从而简化接收机的实现，降低接收机的成本。为了实现上述目的，本申请提供了以下技术方案：一种数据包，包括：前导码；与所述前导码相接的同步地址；与所述同步地址相接的保护间隔；与所述保护间隔相接的有效载荷。优选的，所述保护间隔的长度不小于同步延迟对应的比特数与数据通路的延迟对应的比特数之和。优选的，所述保护间隔的长度不小于同步延迟对应的比特数、数据通路的延迟对应的比特数与所述同步地址的长度对应的比特数之和。优选的，所述同步地址对应的数据存储于所述保护间隔最后的4个字节中，并按照地址顺序进行排序。优选的，所述保护间隔的内容中，0和1的数目差值不超过预设值。优选的，所述保护间隔的内容与所述同步地址的内容不同。一种接收机，用于接收上述任意一项所述的数据包，该接收机包括：模拟数字转换器ADC，用于接收包含所述数据包的输入数据，将所述输入数据进行模数转换得到数字信号；降采样滤波器，用于将所述数字信号进行降采样处理，得到降采样信号；去中频电路，用于利用中频值和载波频偏估计值对所述降采样信号进行混频处理，得到混频信号；信道滤波器，用于将所述混频信号进行带外噪声滤波处理，得到滤波信号；FSK解调器，用于将所述滤波信号进行解调得到解调信息，并在得到同步位置信息之前，利用所述解调信息为同步器提供数据输入；所述同步器，用于输出同步位置信息至所述FSK调制器，在所述FSK解调器得到同步位置信息后，控制打开所述FSK解调器的输入开关，同时，向所述去中频电路输出所述载波频偏估计值，直到所述输入数据为需要解调和检测的数据时，控制闭合所述输入开关，以接通数据通路；检测器，用于检测所述解调信息，并输出。优选的，所述降采样滤波器具体用于将所述数字信号降采样到码率的8倍。优选的，所述混频处理包括：去除中频处理和去除载波频偏处理。由以上技术方案可知，本申请提供了一种数据包及其接收机，该数据包包括：前导码；与所述前导码相接的同步地址；与所述同步地址相接的保护间隔；与所述保护间隔相接的有效载荷。本申请提供的该数据包在同步地址和有效载荷之间加入保护间隔，利用保护间隔代替了缓存器对数据的缓存，从而避免了接收机中缓存器的使用，简化接收机的实现，降低接收机的成本。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。图1为传统的基于FSK调制方式的数据包结构示意图；图2为传统的FSK接收机架构示意图；图3为本申请实施例一提供的数据包的结构示意图；图4为本申请实施例二提供的FSK接收机架构示意图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。为避免传统接收机中缓存器的使用，从而简化接收机的实现，降低接收机的成本，本申请提供了一种数据包及其接收机，具体方案如下所述：实施例一本申请实施例一提供了一种新型的数据包，如图3所示，图3为本申请实施例一提供的数据包的结构示意图，该数据包包括：前导码Preamble；与前导码Preamble相接的同步地址Address；与同步地址Address相接的保护间隔Guard；与保护间隔Guard相接的有效载荷Payload。具体的，一般，前导码Preamble的数量为8个bit，随后是同步地址Address，数量为32个bit，有效载荷Payload，长度为N个bit，视不同应用数量有所不同，本专利技术在同步地址Address和有效载荷Payload之间加入n个bit的保护间隔Guard。其中，前导码、同步地址以及保护间隔的长度也可以有所不同，并不影响本专利技术所要表达的意思。在本申请中，保护间隔的长度和缓存器存储的数据长度是相对应的，具体长度设置方式如下：一种情况，如果同步后不需要重新折回(此时会修正载波频偏)检测全部的同步地址，那么采用较短的保护间隔，Ng≥Nt1＝Ndelay+Ndpath，其中，Ng表示保护间隔的长度，Nt1包括同步延迟对应的比特数Ndelay和数据通路的延迟对应的比特数Ndpath，也就是说，保护间隔的长度不小于同步延迟对应的比特数与数据通路的延迟对应的比特数之和；另一种情况，如果同步后仍需要重新折回(此时或修正载波频偏)检测全部的同步地址，那么采用较长的保护间隔，Ng≥Nt2＝Ndelay+Ndpath+Naddr，其中，Naddr表示同步地址的长度，也就是说，保护间隔的长度不小于同步延迟对应的比特数、数据通路的延迟对应的比特数与所述同步地址的长度对应的比特数之和。需要说明的是，该情况下增加的与同步地址对应的数据需要放在保护间隔的最末4个字节，并按照地址顺序排序；此时接收机需要解调和检测的第一个数据为这4个字节的第1个比特。具体的，采用第二种的好处是：同步后纠正了载波频偏，会使重新解调出来的数据更为准确，跟参考地址对比后可以及时避免误同步的发生；坏处是：增加了Guard的长度，从而降低了系统整体的净荷传输速率，因为真正有用的数据是在payload中。第一种情况和第二种情况相比，好处是增加了净荷传输速率；坏处是如果误同步，需要等到整个数据包接收完后，才会发现数据错误，此时一般通过payload末尾的CRC校验发现。以32bit同步地址，滞后时间8bit，数据通路混频器到缓存器延迟为40个采样点为例，如果符号过采样率采用常见的8倍，那么在上述第一种情况本文档来自技高网...

【技术保护点】
1.一种数据包，其特征在于，包括：前导码；与所述前导码相接的同步地址；与所述同步地址相接的保护间隔；与所述保护间隔相接的有效载荷。

【技术特征摘要】
1.一种数据包，其特征在于，包括：前导码；与所述前导码相接的同步地址；与所述同步地址相接的保护间隔；与所述保护间隔相接的有效载荷。2.根据权利要求1所述的数据包，其特征在于，所述保护间隔的长度不小于同步延迟对应的比特数与数据通路的延迟对应的比特数之和。3.根据权利要求1所述的数据包，其特征在于，所述保护间隔的长度不小于同步延迟对应的比特数、数据通路的延迟对应的比特数与所述同步地址的长度对应的比特数之和。4.根据权利要求3所述的数据包，其特征在于，所述同步地址对应的数据存储于所述保护间隔最后的4个字节中，并按照地址顺序进行排序。5.根据权利要求1所述的数据包，其特征在于，所述保护间隔的内容中，0和1的数目差值不超过预设值。6.根据权利要求1所述的数据包，其特征在于，所述保护间隔的内容与所述同步地址的内容不同。7.一种接收机，其特征在于，用于接收如权利要求1-6任意一项所述的数据包，该接收机包括：模拟数字转换器ADC，用于接收包含所述数据包的输入数据，...

【专利技术属性】
技术研发人员：张书迁，钱永学，王志华，叶晓斌，杨清华，
申请(专利权)人：深圳市中科汉天下电子有限公司，
类型：发明
国别省市：广东,44