处理数据的方法和电子设备技术

本发明专利技术实施例提供了一种处理数据的方法和电子设备，涉及计算机技术领域。所述方法用于电子设备中，所述电子设备包括多个中央处理器CPU和一个内存，所述多个CPU中包括一个用于对其它CPU访问所述内存进行管理的主CPU，所述方法包括：当通过第一CPU访问所述内存结束时，通过所述主CPU确定所述多个CPU中即将访问所述内存的第二CPU；通过所述主CPU断开所述第一CPU与所述内存的连接，建立所述第二CPU与所述内存的连接；通过所述第二CPU访问所述内存，以在所述内存中进行数据处理。

Data processing method and electronic equipment

The embodiment of the invention provides a method for processing data and an electronic device, which relates to the field of computer technology. The method is used in an electronic device comprising a plurality of CPUs and a memory, including a main CPU for managing access to the memory by other CPUs. The method includes determining the plurality of CPUs by the main CPU when access to the memory through the first CPU ends. The second CPU in the U is about to access the memory; the connection between the first CPU and the memory is established by disconnecting the first CPU from the memory by the main CPU; and the memory is accessed by the second CPU for data processing in the memory.

【技术实现步骤摘要】
处理数据的方法和电子设备
本专利技术涉及计算机
，特别是涉及一种处理数据的方法和电子设备。
技术介绍
随着计算机技术的不断发展，电脑、手机等电子设备的应用越来越广泛。电子设备中通常包括CPU(CentralProcessingUnit，中央处理器)和内存，电子设备可以通过CPU在内存中处理数据，从而运行程序，以实现各种各样的功能。为了提高电子设备的工作效率以及更好地实现某些功能，该电子设备中通常可以包括多个CPU，而为了保证该多个CPU均能够在内存中正常处理数据，亟需一种处理数据的方法。现有技术中，可以为该多个CPU中的每个CPU分别设置一个内存。当需要通过该CPU处理数据时，可以通过该CPU在与该CPU对应的内存中读取或者写入数据，从而对数据进行处理。但由于内存通常是设置在PCB(PrintedCircuitBoard，印刷电路板)上的，且每个内存还需要设置对应的外围电路，因此，现有技术会导致PCB版面浪费、提高该电子设备的成本。
技术实现思路
鉴于上述问题，提出了本专利技术以便提供一种克服上述问题或者至少部分地解决上述问题的处理数据的方法和电子设备。依据本专利技术的一个方面，提供了一种处理数据的方法，所述方法用于电子设备中，所述电子设备包括多个CPU和一个内存，所述多个CPU中包括一个用于对其它CPU访问所述内存进行管理的主CPU，所述方法包括：当通过第一CPU访问所述内存结束时，通过所述主CPU确定所述多个CPU中即将访问所述内存的第二CPU；通过所述主CPU断开所述第一CPU与所述内存的连接，建立所述第二CPU与所述内存的连接；通过所述第二CPU访问所述内存，以在所述内存中进行数据处理。可选的，所述电子设备还包括多通道控制器；相应的，所述通过所述主CPU断开所述第一CPU与所述内存的连接，建立所述第二CPU与所述内存的连接，包括：通过所述主CPU向所述多个CPU中除所述第二CPU之外的其它CPU发送断开指示信号，并向所述第二CPU发送连接指示信号；通过所述主CPU向所述多通道控制器发送连接控制信号，以指示所述多通道控制器断开所述第一CPU与所述内存的连接，建立所述第二CPU与所述内存的连接，所述连接控制信号用于指示所述多通道控制器对当前访问所述内存的CPU进行切换。可选的，所述当通过第一CPU访问所述内存结束时，通过主CPU确定所述多个CPU中即将访问所述内存的第二CPU之前，还包括：接收主CPU选择指令，在所述多个CPU中，将所述主CPU选择指令所选择的CPU确定为所述主CPU。可选的，所述当通过第一CPU访问所述内存结束时，通过主CPU确定所述多个CPU中即将访问所述内存的第二CPU之前，还包括：建立所述第一CPU与所述内存之间的连接，并统计所述第一CPU与所述内存之间的连接时长；当所述连接时长达到预设时长时，确定通过第一CPU访问所述内存结束。可选的，所述通过所述第二CPU访问所述内存，包括：通过所述第二CPU修改所述内存中与所述第二CPU对应的存储区域所存储的数据。可选的，所述当通过第一CPU访问所述内存结束时，通过所述主CPU确定所述多个CPU中即将访问所述内存的第二CPU之前，还包括：当接收到内存分配指令时，在所述内存中划分得到多个存储区域，所述多个存储区域中任意两个存储区域互不重叠，且所述多个存储区域的数目与所述多个CPU的数目相同；将所述多个存储区域分别分配给所述多个CPU，使所述多个CPU中的每个CPU均存在对应的存储区域。可选的，所述通过所述第二CPU访问所述内存，包括：通过所述第二CPU读取所述内存中任一存储区域所存储的数据。可选的，所述通过所述第二CPU读取所述内存中任一存储区域所存储的数据，包括：从第三CPU获取待交换数据的内存地址，所述第三CPU为所述多个CPU中的任一CPU，所述内存地址为所述待交换数据在所述第三CPU对应的存储区域中的存储地址；通过所述第二CPU根据所述待交换数据的内存地址，从所述第三CPU对应的存储区域中读取所述待交换数据。可选的，所述从第三CPU获取待交换数据的内存地址，包括：通过所述第二CPU向所述第三CPU发送数据交换请求，所述数据交换请求中携带待交换数据的文件标识或外存地址，所述外存地址为所述待交换数据在外存中的存储地址，所述外存为所述外存为除所述内存之外的存储设备；通过所述第三CPU根据所述待交换数据的文件标识或外存地址，从所述外存中读取所述待交换数据，将所述待交换数据存储至所述第三CPU对应的存储区域，向所述第二CPU发送数据交换响应，所述数据交换响应中携带所述待交换数据的内存地址。可选的，所述内存为DDRSDRAM(DoubleDataRateSynchronousDynamicRandomAccessMemory，双倍速率同步动态随机存储器)。根据本专利技术的另一个方面，提供了一种电子设备，所述设备包括多个CPU和一个内存，所述多个CPU中包括一个用于对其它CPU访问所述内存进行管理的主CPU，所述设备包括：第一确定模块，用于当通过第一CPU访问所述内存结束时，通过所述主CPU确定所述多个CPU中即将访问所述内存的第二CPU；第一连接模块，用于通过所述主CPU断开所述第一CPU与所述内存的连接，建立所述第二CPU与所述内存的连接；处理模块，用于通过所述第二CPU访问所述内存，以在所述内存中进行数据处理。可选的，所述设备还包括多通道控制器；相应的，所述连接模块包括：发送子模块，用于通过所述主CPU向所述多个CPU中除所述第二CPU之外的其它CPU发送断开指示信号，并向所述第二CPU发送连接指示信号；连接子模块，用于通过所述主CPU向所述多通道控制器发送连接控制信号，以指示所述多通道控制器断开所述第一CPU与所述内存的连接，建立所述第二CPU与所述内存的连接，所述连接控制信号用于指示所述多通道控制器对当前访问所述内存的CPU进行切换。可选的，所述设备还包括：选择模块，用于接收主CPU选择指令，在所述多个CPU中，将所述主CPU选择指令所选择的CPU确定为所述主CPU。可选的，所述设备还包括：第二连接模块，用于建立所述第一CPU与所述内存之间的连接，并统计所述第一CPU与所述内存之间的连接时长；第二确定模块，用于当所述连接时长达到预设时长时，确定通过第一CPU访问所述内存结束。可选的，所述处理模块包括：修改子模块，用于通过所述第二CPU修改所述内存中与所述第二CPU对应的存储区域所存储的数据。可选的，所述设备还包括：划分模块，用于当接收到内存分配指令时，在所述内存中划分得到多个存储区域，所述多个存储区域中任意两个存储区域互不重叠，且所述多个存储区域的数目与所述多个CPU的数目相同；分配模块，用于将所述多个存储区域分别分配给所述多个CPU，使所述多个CPU中的每个CPU均存在对应的存储区域。可选的，所述处理模块包括：读取子模块，用于通过所述第二CPU读取所述内存中任一存储区域所存储的数据。可选的，所述读取子模块还用于：从第三CPU获取待交换数据的内存地址，所述第三CPU为所述多个CPU中的任一CPU，所述内存地址为所述待交换数据在所述第三CPU对应的存储区域中的存储地址；通过所述第二CPU根据所述待交换数据的内存地址，从所述第三CPU对本文档来自技高网...

【技术保护点】
1.一种处理数据的方法，其特征在于，所述方法用于电子设备中，所述电子设备包括多个中央处理器CPU和一个内存，所述多个CPU中包括一个用于对其它CPU访问所述内存进行管理的主CPU，所述方法包括：当通过第一CPU访问所述内存结束时，通过所述主CPU确定所述多个CPU中即将访问所述内存的第二CPU；通过所述主CPU断开所述第一CPU与所述内存的连接，建立所述第二CPU与所述内存的连接；通过所述第二CPU访问所述内存，以在所述内存中进行数据处理。

【技术特征摘要】
1.一种处理数据的方法，其特征在于，所述方法用于电子设备中，所述电子设备包括多个中央处理器CPU和一个内存，所述多个CPU中包括一个用于对其它CPU访问所述内存进行管理的主CPU，所述方法包括：当通过第一CPU访问所述内存结束时，通过所述主CPU确定所述多个CPU中即将访问所述内存的第二CPU；通过所述主CPU断开所述第一CPU与所述内存的连接，建立所述第二CPU与所述内存的连接；通过所述第二CPU访问所述内存，以在所述内存中进行数据处理。2.根据权利要求1所述的方法，其特征在于，所述电子设备还包括多通道控制器；相应的，所述通过所述主CPU断开所述第一CPU与所述内存的连接，建立所述第二CPU与所述内存的连接，包括：通过所述主CPU向所述多个CPU中除所述第二CPU之外的其它CPU发送断开指示信号，并向所述第二CPU发送连接指示信号；通过所述主CPU向所述多通道控制器发送连接控制信号，以指示所述多通道控制器断开所述第一CPU与所述内存的连接，建立所述第二CPU与所述内存的连接，所述连接控制信号用于指示所述多通道控制器对当前访问所述内存的CPU进行切换。3.根据权利要求1所述的方法，其特征在于，所述当通过第一CPU访问所述内存结束时，通过主CPU确定所述多个CPU中即将访问所述内存的第二CPU之前，还包括：接收主CPU选择指令，在所述多个CPU中，将所述主CPU选择指令所选择的CPU确定为所述主CPU。4.根据权利要求1所述的方法，其特征在于，所述当通过第一CPU访问所述内存结束时，通过主CPU确定所述多个CPU中即将访问所述内存的第二CPU之前，还包括：建立所述第一CPU与所述内存之间的连接，并统计所述第一CPU与所述内存之间的连接时长；当所述连接时长达到预设时长时，确定通过第一CPU访问所述内存结束。5.根据权利要求1所述的方法，其特征在于，所述通过所述第二CPU访问所述内存，包括：通过所述第二CPU修改所述内存中与所述第二CPU对应的存储区域所存储的数据。6.根据权利要求1所述的方法，其特征在于，所述当通过第一CPU访问所述内存结束时，通过所述主CPU确定所述多个CPU中即将访问所述内存的第二CPU之前，还包括：当接收到内存分配指令时，在所述内存中划分得到多个存储区域，所述多个存储区域中任意两个存储区域互不重叠，且所述多个存储区域的数目与所述多个CPU的数目相同；将所述多个存储区域分别分配给所述多个CPU，使所述多个CPU中的每个CPU均存在对应的存储区域。7.根据权利要求1所述的方法，其特征在于，所述通过所述第二CPU访问所述内存，包括：通过所述第二CPU读取所述内存中任一存储区域所存储的数据。8.根据权利要求7所述的方法，其特征在于，所述通过所述第二CPU读取所述内存中任一存储区域所存储的数据，包括：从第三CPU获取待交换数据的内存地址，所述第三CPU为所述多个CPU中的任一CPU，所述内存地址为所述待交换数据在所述第三CPU对应的存储区域中的存储地址；通过所述第二CPU根据所述待交换数据的内存地址，从所述第三CPU对应的存储区域中读取所述待交换数据。9.根据权利要求8所述的方法，其特征在于，所述从第三CPU获取待交换数据的内存地址，包括：通过所述第二CPU向所述第三CPU发送数据交换请求，所述数据交换请求中携带待交换数据的文件标识或外存地址，所述外存地址为所述待交换数据在外存中的存储地址，所述外存为所述外存为除所述内存之外的存储设备；通过所述第三CPU根据所述待交换数据的文件标识或外存地址，从所述外存中读取所述待交换数据，将所述待交换数据存储至所述第三CPU对应的存储区域，向所述第二CPU发送数据交换响应，...

【专利技术属性】
技术研发人员：韩杰，彭宇龙，王艳辉，
申请(专利权)人：北京视联动力国际信息技术有限公司，
类型：发明
国别省市：北京,11