基于量子可逆逻辑的AES加密系统硬件模块的实现方法技术方案

本发明专利技术涉及一种基于量子可逆逻辑的AES加密系统硬件模块的实现方法，通过在伽罗华域上的运算法则，来实现量子线路中的可逆计算，并使用电子线路中的异或门级联实现乘2器件的构造，通过在伽罗华域上的矩阵运算实现对128位状态矩阵中的一整列进行可逆加密操作，使用乘2器件与异或门来搭建列混合的硬件电路，基于伽罗华域域上的矩阵运算，使用乘2器件与电子逻辑门来搭建逆列混合的硬件电路，实现对列混合加密后数据流的解密操作。本发明专利技术可有效地提高文件的抗攻击能力，并能很大程度地减少能量的消耗与CPU的占用，提高加密效率。

Implementation of hardware module of AES encryption system based on quantum reversible logic

The present invention relates to a method for realizing the hardware module of an AES encryption system based on quantum reversible logic. Reversible computation in quantum circuits is realized by operation rules in Galois domain, and the construction of multiplying two devices is realized by cascade of XOR gates in electronic circuits, and the pair 128 is realized by matrix operation in Galois domain. A whole column of bit state matrix is encrypted reversibly. The hardware circuit of column mixing is constructed by multiplying 2 devices and XOR gates. Based on the matrix operation in Galois domain, the hardware circuit of inverse column mixing is constructed by multiplying 2 devices and electronic logic gates to realize the decryption of data stream after column mixing encryption. The invention can effectively improve the anti-attack ability of the file, greatly reduce the energy consumption and CPU occupation, and improve the encryption efficiency.

【技术实现步骤摘要】
基于量子可逆逻辑的AES加密系统硬件模块的实现方法
本专利技术涉及量子加密算法以及一种加密步骤的硬件实现，属于信息安全

技术介绍
信息的窃取与保密是信息社会中永恒的话题，如何设计出加密效果好并且加密成本少的加密技术或算法一直是密码学领域研究的问题。现在的加密技术，大多是基于数学难题增加算法的复杂度、破译的难度和时间。在此情况下，研究加密效果更好，且更加方便实用的加密技术成为信息安全中亟待解决的问题。利用量子可逆逻辑线路可以执行经典计算。将该线路用于加密技术，利用量子可逆逻辑门构造伽罗华域上乘法运算线路，密钥的种类能达到2n！种,相比于传统的加密方法可提高(2n-1)！倍。2013年，IndranilSengupta教授给出了使用二值可逆逻辑实现AES算法的最初设想。叶峰等人针对AES加密算法中的S盒变换，提出了可操作的量子逻辑线路实现方案，在具体分析了S盒中的SubBytes变换之后，得出了将伽罗华域GF(28)中的元素变换到其复合域GF(24)2中，实现求逆后再变换回伽罗华域GF(28)中进行仿射变换。该变换只涉及伽罗华域加法，可以采用异或单元，即量子线路中的CNOT门和本文档来自技高网...

【技术保护点】
1.一种基于量子可逆逻辑的AES加密系统硬件模块的实现方法，其特征在于：包括以下步骤：A、由量子基本门CNOT门和SWAP门通过量子加密算法级联成AES加密硬件系统的量子乘2器件，以状态矩阵中的8位数据流作为输入，得到8位数据流的输出；B、由多个AES加密硬件系统的量子乘2器件和CNOT门通过量子加密的运算规则级联成量子列混合硬件模块，针对128位的数据流进行操作，达到对数据加密的作用，并将其转换成电子电路，实现硬件化；C、使用CNOT门通过量子加密运算级联成量子逆列混合硬件模块，与量子列混合硬件模块对应，针对128位数据流进行操作，达到对数据的解密作用，并将其转换成电子电路，实现硬件设计。

【技术特征摘要】
1.一种基于量子可逆逻辑的AES加密系统硬件模块的实现方法，其特征在于：包括以下步骤：A、由量子基本门CNOT门和SWAP门通过量子加密算法级联成AES加密硬件系统的量子乘2器件，以状态矩阵中的8位数据流作为输入，得到8位数据流的输出；B、由多个AES加密硬件系统的量子乘2器件和CNOT门通过量子加密的运算规则级联成量子列混合硬件模块，针对128位的数据流进行操作，达到对数据加密的作用，并将其转换成电子电路，实现硬件化；C、使用CNOT门通过量子加密运算级联成量子逆列混合硬件模块，与量子列混合硬件模块对应，针对128位数据流进行操作，达到对数据的解密作用，并将其转换成电子电路，实现硬件设计。2.根据权利要求1所述的基于量子可逆逻辑的AES加密系统硬件模块的实现方法，其特征在于：所述步骤A具体包括以下步骤：所述量子乘2器件根据伽罗华域上的乘法运算法则，通过CNOT门和SWAP门级联构成，由于是基于伽罗华域GF(28)，采用8根量子线，令输入为b7b6b5b4b3b2b1b0,实现在伽罗华域上最基本的乘以00000010运算，首先将八位数据循环左移一位，然后判断最后一位是否为1，为1时，再和00011010进行异或操作，否则不变，逻辑表达式为：在硬件实现过程中，在前半部分的移位操作，需在布线时将输入按照移位后的顺序输出，而后的乘法运算通过异或门搭建构成。3.根据权利要求1所述的基于量子可逆逻辑的AES加密系统硬件模块的实现方法，其特征在于：所述步骤B具体包括以下步骤：所述量子逆列混合硬件模块通过矩阵乘法，实现对128位状态矩阵进行加密操作，矩阵乘法的运算是基于不可约多项式m(x)＝x8+x4+x3+x+1构造的有限域GF(28)上的可逆运算，将其写成多项式相乘的形式:s′(x)＝w(x)⊙s(x)，其中w(x)是伽罗华域上的多项式，记为：w(x)＝{03}x3+{01}x2+{01}x+{02}将w(x)写成矩阵形式,通过矩阵乘法计算之，每一列中的每一个字节都用一个多项式来表示：S′0,c＝({02}·S0,c)⊕({03}·S1,c)⊕S2...

【专利技术属性】
技术研发人员：管致锦，陈加庆，程学云，沈鸣燕，朱鹏程，王艺臻，
申请(专利权)人：南通大学，
类型：发明
国别省市：江苏,32