一种逻辑元件关联路径的生成方法和系统技术方案

本发明专利技术提供一种逻辑元件关联路径的生成方法和系统，预先将画布分割成M*N个小格，以此小格来记录每个小格中的图片元素；在画布中放置复数个用于表示逻辑元件的功能块图形，组态任意两功能块图形之间的逻辑关系时，点击一个功能块图形的输出引脚，再点击另一个功能块图形的输入引脚；后台自动计算出并判断所述输出引脚和所述输入引脚之间类型关系，生成连线的拐点数量，并确定每一个拐点小格的位置；每个拐点小格生成拐点图片元素之后，将相邻2个拐点小格之间的小格生成直线图片元素，所有拐点图片元素和直线图片元素总体连线即为一所述逻辑元件关联路径。通过本发明专利技术，只需要工程师指定路径的起始和终止端即可，通过路径算法自动生成最优路径。

A method and system for generating associated paths of logic components

The invention provides a method and a system for generating an association path of logic elements, which divides a canvas into M*N cells in advance to record the picture elements in each cell, and places plural function block graphs used to represent logic elements in the canvas to configure the logical relationship between any two function block graphs. Click on the output pin of one function block graph, and then click on the input pin of another function block graph; the background automatically calculates and determines the type relationship between the output pin and the input pin, generates the number of inflexion points and determines the position of each inflexion point cell; each inflexion point cell generates inflexion point picture elements Then, the cell between the adjacent two inflection point cells is generated into a linear picture element, and all inflection point picture elements and the linear picture elements are connected together as a whole, which is the associated path of the logic element. According to the invention, only the beginning and ending ends of the path specified by the engineer are needed, and the optimal path is automatically generated by the path algorithm.

【技术实现步骤摘要】
一种逻辑元件关联路径的生成方法和系统
本专利技术涉及工业自动化控制领域，特别涉及一种逻辑编写过程中的逻辑元件关联路径的生成方法和系统。
技术介绍
随着社会不断发展，工业自动化控制领域中，人们对于体验性的要求越来越高，工程师在编写逻辑的过程中也开始重视体验效果，现阶段在编程过程中画逻辑关联线占用了编程的一部分时间，然而这部分时间是在做重复性机械性的工作，并不是工程关系的部分，体验效果也大打折扣。工程师编写逻辑的过程有时会为了整理元件之间的逻辑线花费不少时间，无法将注意力更多的集中在逻辑本身的关系上。因此若能将整理元件之间的逻辑线这部分工作由自动控制系统自动进行，则会大大提高工程师的工作效率。
技术实现思路
本专利技术要解决的技术问题，在于提供一种逻辑元件关联路径的生成方法和系统，只需要工程师指定路径的起始和终止端即可，通过路径算法自动生成最优路径。本专利技术方法是这样实现的：一种逻辑元件关联路径的生成方法，包括：步骤S1、预先将画布分割成M*N个小格，以此小格来记录每个小格中的图片元素，该图片元素包括功能块图形信息，图形外框、引脚位置、引脚类型、引脚说明以及功能块之间的连线；步骤S2、在画布中放置复数个用于表示逻辑元件的功能块图形，组态任意两功能块图形之间的逻辑关系时，点击一个功能块图形的输出引脚，再点击另一个功能块图形的输入引脚；步骤S3、后台自动计算并判断出所述输出引脚和所述输入引脚之间类型关系，生成连线的拐点数量，并确定每一个拐点小格的位置，计算时以避开画布中记录有图片元素的小格为原则；步骤S4、每个拐点小格生成拐点图片元素之后，将相邻2个拐点小格之间的小格生成直线图片元素，所有拐点图片元素和直线图片元素总体连即为一所述逻辑元件关联路径。进一步的，所述步骤S3中，在确定某一拐点小格的位置时，若有多个小格图片元素形成的多条关联路径均能满足所述原则，则以连线最短关联路径为优先原则。进一步的，所述M*N为60*80。本专利技术系统是这样实现的：一种逻辑元件关联路径的生成系统，包括：画布，预先被分割成M*N个小格，以此小格来记录每个小格中的图片元素，该图片元素包括功能块图形信息，图形外框、引脚位置、引脚类型、引脚说明以及功能块之间的连线；组态操作模块，当工程师在画布中放置复数个用于表示逻辑元件的功能块图形时，通过点击一个功能块图形的输出引脚，再点击另一个功能块图形的输入引脚来组态任意两功能块图形之间的逻辑关系；拐点计算模块，当一个功能块图形的输出引脚和另一个功能块图形的输入引脚被点击组态时，自动计算并判断出所述输出引脚和所述输入引脚之间类型关系，生成连线的拐点数量，并确定每一个拐点小格的位置，计算时以避开画布中记录有图片元素的小格为原则；连线模块，每个拐点小格生成拐点图片元素之后，将相邻2个拐点小格之间的小格生成直线图片元素，所有拐点图片元素和直线图片元素总体连线即为一所述逻辑元件关联路径。进一步的，所述拐点计算模块在确定某一拐点小格的位置时，若有多个小格图片元素形成的多条关联路径均能满足所述原则，则连线最短关联路径为优先原则。进一步的，所述M*N为60*80。进一步的，本专利技术系统还包括功能块图形拖拽模块，用于工程师在画布中放置复数个用于表示逻辑元件的功能块图形。本专利技术具有如下优点：通过本专利技术的方法及系统，只需要工程师指定路径的起始和终止端即可，通过路径算法自动生成最优路径，不仅可以提高工程师编写逻辑的效率，还可以减少控制器对于逻辑路劲的存储，使控制器的容量更多的使用在逻辑内容上。附图说明下面参照附图结合实施例对本专利技术作进一步的说明。图1为本专利技术方法执行流程图。图1a为拐点小格和直线小格示意图。图2为本专利技术一实施例中的画布结构示意图。图3为本专利技术一实施例中在画布中放置诺干个功能块时的结构示意图。图4为本专利技术一实施例中逻辑元件关联路径最终生成状态的结构示意图。具体实施方式请参阅图1至图4所示，本专利技术的逻辑元件关联路径的生成方法，包括：步骤S1、如图2所示，预先将画布分割成M*N个小格，以此小格来记录每个小格中的图片元素，该图片元素包括功能块图形信息，图形外框、引脚位置、引脚类型、引脚说明以及功能块之间的连线；在一具体的实施例中，所述M*N为60*80。步骤S2、如图3所示，在画布中放置复数个用于表示逻辑元件的功能块图形，组态任意两功能块图形之间的逻辑关系时，点击一个功能块图形的输出引脚，再点击另一个功能块图形的输入引脚；步骤S3、后台自动计算并判断出所述输出引脚和所述输入引脚之间类型关系，生成连线的拐点数量，并确定每一个拐点小格的位置，计算时以避开画布中记录有图片元素的小格为原则；在确定某一拐点的小格位置时，若有多个小格图片元素形成多条关联路径均能满足所述原则，则以连线最短关联路径为优先原则；步骤S4、主要如图1a所示，每个拐点小格生成拐点图片元素之后，将相邻2个拐点小格之间的小格生成直线图片元素，所有拐点图片元素和直线图片元素总体连线即为一所述逻辑元件关联路径。基于上述方法，本专利技术还提供一种逻辑元件关联路径的生成系统，其系统包括：画布，预先被分割成M*N个小格，以此小格来记录每个小格中的图片元素，该图片元素包括功能块图形信息，图形外框、引脚位置、引脚类型、引脚说明以及功能块之间的连线；在一具体的实施例中，所述M*N为60*80。组态操作模块，当工程师在画布中放置复数个用于表示逻辑元件的功能块图形时，通过点击一个功能块图形的输出引脚，再点击另一个功能块图形的输入引脚来组态任意两功能块图形之间的逻辑关系；拐点计算模块，当一个功能块图形的输出引脚和另一个功能块图形的输入引脚被点击组态时，自动计算并判断出所述输出引脚和所述输入引脚之间类型关系，生成连线的拐点数量，并确定每一个拐点小格的位置，计算时以避开画布中记录有图片元素的小格为原则；该拐点计算模块在确定某一拐点小格的位置时，若有多个小格图片元素形成的多条关联路径均能满足所述原则，则以连线最短关联路径为优先原则。连线模块，在生成每个拐点小格生成拐点图片元素之后，将相邻2个拐点小格之间的小格生成直线图片元素，所有拐点图片元素和直线图片元素总体连线即为一所述逻辑元件关联路径。本专利技术系统还包括功能块图形拖拽模块，用于工程师在画布中放置复数个用于表示逻辑元件的功能块图形，操作时，如图2所示，只需通过鼠标将罗列在画布右侧的功能块图形名称拖拽到画布中即可。如图4所示，第一个加法功能块图形到第二个加法功能块图形直线连接，第一个加法功能块图形到第三个加法功能块图形中被第二个加法功能块图形阻隔，拐点计算模块会计算出4个拐点小格，并确定每一个拐点小格的位置，把4个拐点小格定好之后，在相邻2个拐点小格之间的小格生成直线元素连接起来，从而形成第一个加法功能块图形到第三个加法功能块图形的逻辑元件关联路径。通过本专利技术的方法及系统，只需要工程师指定路径的起始和终止端即可，通过路径算法自动生成最优路径，不仅可以提高工程师编写逻辑的效率，还可以减少控制器对于逻辑路劲的存储，使控制器的容量更多的使用在逻辑内容上。虽然以上描述了本专利技术的具体实施方式，但是熟悉本
的技术人员应当理解，我们所描述的具体的实施例只是说明性的，而不是用于对本专利技术的范围的限定，熟悉本领域的技术人员在依照本专利技术的精神所作的等效的本文档来自技高网...

【技术保护点】
1.一种逻辑元件关联路径的生成方法，其特征在于：包括：步骤S1、预先将画布分割成M*N个小格，以此小格来记录每个小格中的图片元素，该图片元素包括功能块图形信息，图形外框、引脚位置、引脚类型、引脚说明以及功能块之间的连线；步骤S2、在画布中放置复数个用于表示逻辑元件的功能块图形，组态任意两功能块图形之间的逻辑关系时，点击一个功能块图形的输出引脚，再点击另一个功能块图形的输入引脚；步骤S3、后台自动计算并判断出所述输出引脚和所述输入引脚之间类型关系，生成连线的拐点数量，并确定每一个拐点小格的位置，计算时以避开画布中记录有图片元素的小格为原则；步骤S4、每个拐点小格生成拐点图片元素之后，使相邻2个拐点小格之间的小格生成直线图片元素，所有拐点图片元素和直线图片元素总体连线即为一所述逻辑元件关联路径。

【技术特征摘要】
1.一种逻辑元件关联路径的生成方法，其特征在于：包括：步骤S1、预先将画布分割成M*N个小格，以此小格来记录每个小格中的图片元素，该图片元素包括功能块图形信息，图形外框、引脚位置、引脚类型、引脚说明以及功能块之间的连线；步骤S2、在画布中放置复数个用于表示逻辑元件的功能块图形，组态任意两功能块图形之间的逻辑关系时，点击一个功能块图形的输出引脚，再点击另一个功能块图形的输入引脚；步骤S3、后台自动计算并判断出所述输出引脚和所述输入引脚之间类型关系，生成连线的拐点数量，并确定每一个拐点小格的位置，计算时以避开画布中记录有图片元素的小格为原则；步骤S4、每个拐点小格生成拐点图片元素之后，使相邻2个拐点小格之间的小格生成直线图片元素，所有拐点图片元素和直线图片元素总体连线即为一所述逻辑元件关联路径。2.根据权利要求1所述的一种逻辑元件关联路径的生成方法，其特征在于：所述步骤S3中，在确定某一拐点小格的位置时，若有多个小格图片元素形成的多条关联路径均能满足所述原则，则以连线最短关联路径为优先原则。3.根据权利要求2所述的一种逻辑元件关联路径的生成方法，其特征在于：所述M*N为60*80。4.一种逻辑元件关联路径的生成系统，其特征在于：包括：画布，预先被分割成M*N个小格，以此小格来记录每个小格中的...

【专利技术属性】
技术研发人员：王勇，王龙南，康孝顺，张晓群，
申请(专利权)人：福州芝麻智能科技有限公司，
类型：发明
国别省市：福建,35