极性码的速率匹配方法及设备组成比例

本申请实施例提供一种极性码的速率匹配方法及设备，该方法包括：根据母码长度N和速率匹配方式进行极化编码，得到极化编码后的编码比特，所述速率匹配方式为第一速率匹配方式或第二速率匹配方式，所述N为正整数；根据所述速率匹配方式对应的比特存储顺序，将所述极化编码后的编码比特存储至循环缓存中，其中，所述第一速率匹配方式与所述第二速率匹配方式对应的比特存储顺序相同；根据所述速率匹配方式对应的比特读取顺序，从所述循环缓存中读取速率匹配的输出序列，所述第一速率匹配方式与所述第二速率匹配方式对应的比特读取顺序不同。本实施例可以降低硬件的复杂度，降低硬件所占的面积。

【技术实现步骤摘要】
极性码的速率匹配方法及设备
本申请涉及编译码技术，尤其涉及一种极性码的速率匹配方法及设备。
技术介绍
通信系统通常采用信道编码提高数据传输的可靠性，以保证通信的质量。土耳其教授Arikan提出的极化码(Polarcodes)是第一个理论上可以达到香农容量且具有低编译码复杂度的好码。因此，Polar码在5G中具有很大的发展和应用前景，并在3GPP(the3rdGenerationPartnerProject，第三代合作伙伴项目)RAN1(RAN的英文全称：RadioAccessNetwork；RAN的中文全称：无线接入网络)87次会议上被接纳用于控制信道编码。在编码过程中，编码端可以通过传输信道上的比特被重复(repetition)、打孔或者缩短(shorten)来实现速率匹配。然而，现有技术中的重复、打孔以及缩短的速率匹配方式需要各自的硬件实现，当三种速率匹配方法都被应用时，则需要三套不同的硬件来实现，导致硬件实现的复杂度高占用的面积大。
技术实现思路
本申请提供一种极性码的速率匹配方法及设备，用以降低硬件的复杂度，降低硬件所占的面积。本申请第一方面提供一种极性码的速率匹配方法，包括：根本文档来自技高网...

【技术保护点】
1.一种极性码的速率匹配方法，其特征在于，包括：根据母码长度N和速率匹配方式进行极化编码，得到极化编码后的编码比特，所述速率匹配方式为第一速率匹配方式或第二速率匹配方式，所述N为正整数；根据所述速率匹配方式对应的比特存储顺序，将所述极化编码后的编码比特存储至循环缓存中，其中，所述第一速率匹配方式与所述第二速率匹配方式对应的比特存储顺序相同；根据所述速率匹配方式对应的比特读取顺序，从所述循环缓存中读取速率匹配的输出序列，所述第一速率匹配方式与所述第二速率匹配方式对应的比特读取顺序不同。

【技术特征摘要】
1.一种极性码的速率匹配方法，其特征在于，包括：根据母码长度N和速率匹配方式进行极化编码，得到极化编码后的编码比特，所述速率匹配方式为第一速率匹配方式或第二速率匹配方式，所述N为正整数；根据所述速率匹配方式对应的比特存储顺序，将所述极化编码后的编码比特存储至循环缓存中，其中，所述第一速率匹配方式与所述第二速率匹配方式对应的比特存储顺序相同；根据所述速率匹配方式对应的比特读取顺序，从所述循环缓存中读取速率匹配的输出序列，所述第一速率匹配方式与所述第二速率匹配方式对应的比特读取顺序不同。2.根据权利要求1所述的方法，其特征在于，所述输出序列的长度为目标码长M，所述M为整数；所述第一速率匹配方式对应的目标码长M小于所述母码长度N；所述第二速率匹配方式对应的目标码长M大于所述母码长度N。3.根据权利要求2所述的方法，其特征在于，所述根据所述速率匹配方式对应的比特存储顺序，将所述极化编码后的编码比特存储至循环缓存中，包括：根据所述速率匹配方式对应的交织方式，对所述极化编码后的编码比特进行交织处理，得到交织处理后的编码比特，所述比特存储顺序与所述交织处理后的编码比特的排序相同；对所述交织处理后的编码比特进行比特收集，存储至所述循环缓存中。4.根据权利要求3所述的方法，其特征在于，所述第一速率匹配方式对应的比特读取顺序为依次读取所述循环缓存中的第N-M+1位到第N位，或者，所述第一速率匹配方式对应的比特读取顺序为依次读取所述循环缓存中的第1位到第M位；所述第二速率匹配方式对应的比特读取顺序为从任意位置开始依次顺序或逆序循环读取所述循环缓存中的编码比特直至读取到M位。5.根据权利要求1至3任一项所述的方法，其特征在于，所述第一速率匹配方式所指示的打孔位或缩短位位于第一集合中，所述第一速率匹配方式对应的比特读取顺序为依次顺序或逆序读取所述循环缓存，在当前位对应的序号位于所述第一集合中时，则跳过所述当前位直至读取到最后一位；所述第二速率匹配方式对应的比特读取顺序为从任意位置开始依次顺序或逆序循环读取所述循环缓存中的编码比特直至读取到M位。6.根据权利要求2所述的方法，其特征在于，所述根据所述速率匹配方式对应的比特存储顺序，将所述极化编码后的编码比特存储至循环缓存中，包括：根据所述速率匹配方式对应的交织方式，对所述极化编码后的编码比特进行交织处理，得到交织处理后的编码比特，所述比特存储顺序与所述交织处理后的编码比特的排序相同；对所述交织处理后的编码比特进行比特收集，存储至所述循环缓存中，其中，所述交织处理后的编码比特的打孔位或缩短位在比特收集过程中被删除。7.根据权利要求2所述的方法，其特征在于，所述根据所述速率匹配方式对应的比特存储顺序，将所述极化编码后的编码比特存储至循环缓存中，包括：根据所述速率匹配方式对应的比特存储顺序，对所述极化编码后的编码比特进行比特收集，存储至所述循环缓存中，其中，所述极化编码后的编码比特的打孔位或缩短位在比特收集过程中被删除，所述比特存储顺序为顺序或逆序存储。8.根据权利要求6或7所述的方法，其特征在于，所述第一速率匹配方式对应的比特读取顺序为按顺序从所述循环缓存的首位开始读取，直至读取到尾位，或者按逆序从所述循环缓存的尾位开始读取，直至读取到首位；所述第二速率匹配方式对应的比特读取顺序为从任意位置开始顺序或逆序依次循环读取所述循环缓存中的编码比特直至读取到M位。9.根据权利要求1至6任一项所述的方法，其特征在于，所述比特存储顺序包括如下中的至少一种或其组合：所述极化编码后的编码比特在所述循环缓存中顺序从后往前排列、顺序从前往后排列、比特逆序从后往前排列、比特逆序从前往后排列、可靠度从高到低排列、可靠度从低到高排列、随机排列、偏移比特逆序从前往后排列、偏移比特逆序从后往前排列、逐位线性交织对应的排列。10.根据权利要求3所述的方法，其特征在于，所述交织方式用于指示行数Rn、列数Cn以及行列交织或列行交织，所述Rn与所述Cn均为2的整数次幂，且所述N＝Rn×Cn；若所述交织方式指示列行交织，则所述比特存储顺序为比特逆序列交织后的编码比特按行排列，所述编码比特的每行被分为一个子段，所述比特逆序列交织后的编码比特为对极化编码后的编码比特进行比特逆序列交织得到的编码比特；所述第一速率匹配方式对应的比特读取顺序为对比特逆序列交织后的编码比特进行比特逆序行交织后依次从各子段中读取一位，直至读取M位，所述第二速率匹配方式对应的比特读取顺序为从比特逆序列交织后的编码比特的任意位置开始依次顺序或逆序按行循环读取所述循环缓存中的编码比特直至读取到M位；或者若所述交织方式指示行列交织，则所述比特存储顺序为比特逆序行交织后的编码比特按列排列，所述编码比特的每列被分为一个子段，所述比特逆序行交织后的编码比特为对极化编码后的编码比特进行比特逆序行交织得到的编码比特；所述第一速率匹配方式对应的比特读取顺序为对比特逆序行交织后的编码比特进行比特逆序列交织后依次从各子段中读取一位，直至读取M位，所述第二速率匹配方式对应的比特读取顺序为从比特逆序行交织后的编码比特的任意位置开始依次顺序或逆序按列循环读取所述循环缓存中的编码比特直至读取到M位。11.一种极性码的速率匹配方法，其特征在于，包括：根据母码长度N和速率匹配方式进行极化编码，得到极化编码后的编码比特，所述速率匹配方式为第一速率匹配方式、第二速率匹配方式以及第三速率匹配方式中的一个，所述N为正整数；根据所述速率匹配方式对应的比特存储顺序，将所述极化编码后的编码比特存储至循环缓存中，其中，所述第一速率匹配方式、所述第二速率匹配方式以及所述第三速率匹配方式对应的比特存储顺序相同；根据所述速率匹配方式对应的比特读取顺序，从所述循环缓存中读取与速率匹配的输出序列；其中，所述第一速率匹配方式、所述第二速率匹配方式以及第三速率匹配方式中至少有两种速率匹配方式对应的比特读取顺序不同。12.根据权利要求11所述的方法，其特征在于，所述输出序列的长度为目标码长M，所述M为整数；所述第一速率匹配方式对应的目标码长M小于所述母码长度N；所述第二速率匹配方式对应的目标码长M小于所述母码长度N；所述第三速率匹配方式对应的目标码长M大于所述母码长度N。13.根据权利要求11或12所述的方法，其特征在于，所述第一速率匹配方式、所述第二速率匹配方式以及第三速率匹配方式对应的比特读取顺序不同。14.根据权利要求13所述的方法，其特征在于，所述根据所述速率匹配方式对应的比特存储顺序，将所述极化编码后的编码比特存储至循环缓存，包括：根据所述速率匹配方式对应的交织方式，对所述极化处理后的编码比特进行交织处理，得到交织处理后的编码比特，所述比特存储顺序与所述交织处理后的编码比特的排序相同；对所述交织处理后的编码比特进行比特收集，存储至所述循环缓存中。15.根据权利要求14所述的方法，其特征在于，所述比特存储顺序包括第一存储顺序和第二存储顺序，所述第一速率匹配方式用于预先指示所述第一存储顺序，所述第二速率匹配方式用于预先指示第二存储顺序；所述第一存储顺序用于指示所述极化编码后的编码比特的前N/2位在所述循环缓存中的存储顺序，所述第二存储顺序用于指示所述极化编码后的编码比特的后N/2位在所述循环缓存中的存储顺序；或者所述第一存储顺序用于指示所述极化编码后的编码比特的后N/2位在所述循环缓存中的存储顺序，所述第二存储顺序用于指示所述极化编码后的编码比特的前N/2位在所述循环缓存中的存储顺序。16.根据权利要求15所述的方法，其特征在于，所述第一存储顺序包括如下中的至少一种或其组合：顺序从后往前排列、顺序从前往后排列、可靠度从高到低排列、可靠度从低到高排列、随机排列、逐位线性交织对应的排列、逐位线性交织对应的排列的逆序；所述第二存储顺序包括如下中的至少一种或其组合：顺序从后往前排列、顺序从前往后排列、比特逆序从后往前排列、比特逆序从前往后排列、可靠度从高到低排列、可靠度从低到高排列、随机排列、偏移比特逆序从前往后排列、偏移比特逆序从后往前排列、逐位线性交织对应的排列、逐位线性交织对应的排列的逆序。17.根据权利要求15或16所述的方法，其特征在于，若所述第一存储顺序用于指示所述极化编码后的编码比特的前N/2位在所述循环缓存中的存储顺序，所述第二存储顺序用于指示所述极化编码后的编码比特的后N/2位在所述循环缓存中的存储顺序，则所述第一速率匹配方式对应的比特读取顺序为依次读取所述循环缓存中的第N-M+1位到第N位，所述第二速率匹配方式对应的比特读取顺序为依次读取所述循环缓存中的第1位到第M位；或者若所述第一存储顺序用于指示所述极化编码后的编码比特的后N/2位在所述循环缓存中的存储顺序，所述第二存储顺序用于指示所述极化编码后的编码比特的前N/2位在所述循环缓存中的存储顺序，则所述第一速率匹配方式对应的比特读取顺序为依次读取所述循环缓存中的第1位到第M位，所述第二速率匹配方式对应的比特读取顺序为依次读取所述循环缓存中的第N-M+1位到第N位；所述第三速率匹配方式对应的比特读取顺序为依次从任意位置开始顺序或逆序循环读取所述循环缓存中的编码比特直至读取到M位。18.根据权利要求11至14任一项所述的方法，其特征在于，所述第一速配匹配方式所指示的打孔位的序号位于第一集合中，所述第二速率匹配方式所指示的缩短位的序号位于第二集合中；所述第一速率匹配方式对应的比特读取顺序为依次顺序或逆序读取所述循环缓存，在当前位对应的序号位于所述第一集合中时，则跳过所述当前位直至读取到最后一位；所述第二速率匹配方式对应的比特读取顺序为依次顺序或逆序读取所述循环缓存，在当前位对应的序号位于所述第二集合中时，则跳过所述当前位直至读取到最后一位；所述第三速率匹配方式对应的比特读取顺序为从任意位置开始依次顺序或逆序循环读取所述循环缓存中的编码比特直至读取到M位。19.根据权利要求11或12所述的方法，其特征在于，所述第一速率匹配方式、所述第二速率匹配方式对应的比特读取顺序相同，所述第一速率匹配方式与所述第三速率匹配方式对应的比特读取顺序不同。20.根据权利要求19所述的方法，其特征在于，所述根据所述速率匹配方式对应的比特存储顺序，将所述极化编码后的编码比特存储至循环缓存中，包括：根据所述速率匹配方式对应的交织方式，对所述极化编码后的编码比特进行交织处理，得到交织处理后的编码比特，所述比特存储顺序与所述交织处理后的编码比特的排序相同；对所述交织处理后的编码比特进行比特收集，存储至循环缓存中，其中，所述交织处理后的编码比特的打孔位或缩短位在比特收集过程中被删除。21.根据权利要求19所述的方法，其特征在于，所述根据所述速率匹配方式对应的比特存储顺序，将所述极化编码后的编码比特存储至循环缓存中，包括：根据所述速率匹配方式对应的比特存储顺序，对所述极化编码后的编码比特进行比特收集，存储至所述循环缓存中，其中，所述极化编码后的编码比特的打孔位或缩短位在比特收集过程中被删除，所述比特存储顺序为顺序或逆序存储。22.根据权利要求20或21所述的方法，其特征在于，所述第一速率匹配方式对应的比特读取顺序为按顺序从所述循环缓存的首位开始读取，直至读取到尾位，或者按逆序从所述循环缓存的尾位开始读取，直至读取到首位；所述第三速率匹配方式对应的比特读取顺序为从任意位置开始顺序或逆序依次循环读取所述循环缓存中的编码比特直至读取到M位。23.一种极性码的速率匹配设备，其特征在于，包括：编码模块，...

【专利技术属性】
技术研发人员：徐晨，张公正，李榕，张华滋，黄凌晨，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：广东,44