一种低功耗的蝶形运算单元及处理方法、FFT处理器技术

一种低功耗的蝶形运算单元及处理方法、FFT处理器，所述蝶形运算单元包括四个寄存器、两对复数加/减法器、数据选择器和复数乘法器，四个寄存器包括regA、regB、regC和regD，regA、regC和regB、regD分设为2组并分别与第一对复数加/减法器的4路输入端连接，第一对复数加/减法器的4路输出端与第二对复数加/减法器的4路输入端连接，第二复数加/减法器的4路输出端中，第一路输出端直接输出，其余三路输出端分别与数据选择器的输入端连接，数据选择器的输出端、旋转因子Wnk分别与复数乘法器的输入端连接。本发明专利技术相比传统的MDC架构，提高了硬件利用率，减少延迟，增加了吞吐量，同时降低了功耗。

【技术实现步骤摘要】
一种低功耗的蝶形运算单元及处理方法、FFT处理器
本专利技术涉及一种蝶形运算单元及FFT装置，尤其涉及一种低功耗的蝶形运算单元及处理方法、FFT处理器。
技术介绍
由于数字信号处理在灵活性、精度、可靠性等方面具有不可取代的优势，因此，得到了广泛的应用，在很多领域取代了传统的模拟信号处理。快速傅里叶变换FFT，是数字信号处理领域中的一种常用算法，广泛应用于视频广播、语音识别、图像处理、生物医学、雷达、正交频分复用数字通信系统等。FFT有两种常见的流水线架构：单路延时反馈SDF架构和多路延迟交换器MDC架构。在一些对实时性要求较高的应用中，如高吞吐量的正交频分复用OFDM数字通信系统或者超带宽UWB系统等，对采样数据进行并行处理显得十分重要。智能手机、平板电脑、便携式医疗设备等智能移动产品一般采用电池作为电源，由于受电池容量的限制和工作时间的要求，使功耗成为一个重要的不可忽视的评价因素，现有技术和产品多关注于智能移动产品信号处理的速度，无法满足其对于功耗的要求。如中国专利(申请公布号CN105608055A)公开了“一种基于位串架构的蝶形运算单元、FFT处理器及方法”，该专利技术的基于位串架构的蝶形运算单元，包括时延补偿器、乘法器、第一加法器、减法器，所述时延补偿器连接所述第一加法器、所述减法器，用于对输入的数据进行延时，以匹配所述乘法器的输出延时；所述乘法器连接所述第一加法器、所述减法器，用于将输入其中的数据与对应的旋转因子进行乘法运算；所述第一加法器用于根据所述时延补偿器输出的数据和所述乘法器输出的数据相加后输出第一结果，每个计算周期内首次运算时，所述第一加法器的进位标志位设置为0；所述减法器用于根据所述时延补偿器输出的数据和所述乘法器输出的数据相减后输出第二结果；任意一个时钟周期，所述时延补偿器、所述乘法器均只接收一个比特的数据输入。该专利技术的基于位串架构的蝶形运算单元虽然能够实现较快的处理效率，属于传统的蝶形运算单元，功耗仍然较大。
技术实现思路
本专利技术提出一种低功耗的蝶形运算单元及处理方法、FFT处理器，用于解决现有的蝶形运算单元，功耗仍然较大的问题。本专利技术通过以下技术方案予以实现：一种低功耗的蝶形运算单元，所述蝶形运算单元包括四个寄存器、两对复数加/减法器、数据选择器和复数乘法器，四个寄存器包括regA、regB、regC和regD，regA、regC和regB、regD分设为2组并分别与第一对复数加/减法器的4路输入端连接，第一对复数加/减法器的4路输出端与第二对复数加/减法器的4路输入端连接，第二复数加/减法器的4路输出端中，第一路输出端直接输出，其余三路输出端分别与数据选择器的输入端连接，数据选择器的输出端、旋转因子Wnk分别与复数乘法器的输入端连接。如上所述的一种低功耗的蝶形运算单元，所述旋转因子存储在ROM中，通过控制单元产生获取旋转因子的地址。如上所述的一种低功耗的蝶形运算单元，所述控制单元通过有限状态机实现。本专利技术还提供了一种低功耗的蝶形运算单元处理方法，包括如上所述的蝶形运算单元，其处理方法：一、所述蝶形运算单元读入4个采样数据，依次存入寄存器regA、regB、regC、regD中；二、采样数据经过第一对复数加/减法器输出A+C、A-C、B+D和B-D；三、然后再经过第二对复数加/减法器输出(A+C)+(B+D)、(A–C)–j(B–D)、(A+C)–(B+D)和(A–C)+j(B–D)；四、将经过第二对复数加/减法器第一项数据直接输出，其余三项经过数据选择器后输如复数乘法器，并与输入的旋转因子相乘得到输出的数据。如上所述的一种低功耗的蝶形运算单元处理方法，所述旋转因子存储在ROM中，通过控制单元产生获取旋转因子的地址。如上所述的一种低功耗的蝶形运算单元处理方法，所述控制单元通过有限状态机实现。本专利技术还提供一种低功耗的FFT处理器，包括如上所述的蝶形运算单元以及数据转换器；蝶形运算单元与数据转换器相互间隔设置有多级，所述数据转接器用于将前一级的运算结果重新排序，得到下一级蝶形运算的输入，多级的蝶形运算单元与数据转换器之间设置有多路数据采用点。如上所述的一种低功耗的FFT处理器，所述旋转因子存储在ROM中，通过控制单元产生获取旋转因子的地址，当某一级蝶形运算单元不需要旋转因子时，则通过控制单元关闭旋转因子地址产生器。如上所述的一种低功耗的FFT处理器，所述控制单元通过有限状态机实现，用于控制蝶形运算单元的工作状态。与现有技术相比，本专利技术的优点是：1、本专利技术针对现有的蝶形运算单元、FFT处理器不能满足一些特殊领域对功耗和实时性的要求，进行创新设计。相比传统的MDC架构，本专利技术提高了硬件利用率，减少延迟，增加了吞吐量，同时降低了功耗。2、本专利技术的FFT处理器为可扩展结构，不仅可以用于256点FFT计算，也适用于16点、64点、1024点FFT计算等，增强了实用性。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍。图1是本专利技术实施例的基4蝶形运算单元原理图；图2是本专利技术实施例的256点8路并行基4MDCFFT处理器原理图。；图3是本专利技术所述处理方法的流程图。具体实施方式为使本专利技术实施例的目的、技术方案和优点更加清楚，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。如图1所示，本实施例公开的一种低功耗的蝶形运算单元，该蝶形运算单元包括四个寄存器、两对复数加/减法器、数据选择器和复数乘法器，四个寄存器包括regA、regB、regC和regD，regA、regC和regB、regD分设为2组并分别与第一对复数加/减法器的4路输入端连接，第一对复数加/减法器的4路输出端与第二对复数加/减法器的4路输入端连接，第二复数加/减法器的4路输出端中，第一路输出端直接输出，其余三路输出端分别与数据选择器的输入端连接，数据选择器的输出端、旋转因子Wnk分别与复数乘法器的输入端连接。具体而言，本实施例以基4蝶形运算单元为例进行说明，蝶形运算单元用于对采样数据进行相应的蝶形运算，是FFT处理器的重要单元，也是FFT结构的关键路径，其功耗在整个FFT处理器中占很大部分，所以降低蝶形运算单元的功耗至关重要。蝶形运算单元主要是由乘法器和加法器组成的，而在硬件电路中，乘法器的功耗远远大于加法器的功耗，本专利技术对蝶形运算单元的结构进行优化，减少乘法器的数量，达到降低功耗的目的。如图1所示，在计算状态时，蝶形运算单元读入4个采样数据，依次存入寄存器regA、regB、regC、regD中；经过第一对复数加/减法器，输出A+C、A-C、B+D、B-D；然后，经过第二对复数加/减法器，输出(A+C)+(B+D)、(A–C)–j(B–D)、(A+C)–(B+D)、(A–C)+j(B–D)，其中，第一项不需要经过复数乘法器直接输出，其余三项经过数据选择器Mux进入复数乘法器Mul与输入的旋转因子Wnk相乘得到输出。本实施例还公开了一种低功耗的蝶形运算单元处理方法，包括以下步骤：一、所述蝶形运算单元读入4个采样数据，依次存入寄存器regA、regB、regC、reg本文档来自技高网...

【技术保护点】
1.一种低功耗的蝶形运算单元，其特征在于，所述蝶形运算单元包括四个寄存器、两对复数加/减法器、数据选择器和复数乘法器，四个寄存器包括regA、regB、regC和regD，regA、regC和regB、regD分设为2组并分别与第一对复数加/减法器的4路输入端连接，第一对复数加/减法器的4路输出端与第二对复数加/减法器的4路输入端连接，第二复数加/减法器的4路输出端中，第一路输出端直接输出，其余三路输出端分别与数据选择器的输入端连接，数据选择器的输出端、旋转因子Wnk分别与复数乘法器的输入端连接。

【技术特征摘要】
1.一种低功耗的蝶形运算单元，其特征在于，所述蝶形运算单元包括四个寄存器、两对复数加/减法器、数据选择器和复数乘法器，四个寄存器包括regA、regB、regC和regD，regA、regC和regB、regD分设为2组并分别与第一对复数加/减法器的4路输入端连接，第一对复数加/减法器的4路输出端与第二对复数加/减法器的4路输入端连接，第二复数加/减法器的4路输出端中，第一路输出端直接输出，其余三路输出端分别与数据选择器的输入端连接，数据选择器的输出端、旋转因子Wnk分别与复数乘法器的输入端连接。2.根据权利要求1所述的一种低功耗的蝶形运算单元，其特征在于，所述旋转因子存储在ROM中，通过控制单元产生获取旋转因子的地址。3.根据权利要求2所述的一种低功耗的蝶形运算单元，其特征在于，所述控制单元通过有限状态机实现。4.一种低功耗的蝶形运算单元处理方法，其特在于，包括如权利要求1-3所述的蝶形运算单元，其处理方法：一、所述蝶形运算单元读入4个采样数据，依次存入寄存器regA、regB、regC、regD中；二、采样数据经过第一对复数加/减法器输出A+C、A-C、B+D和B-D；三、然后再经过第二对复数加/减法器输出(A+C)+(B...

【专利技术属性】
技术研发人员：杨琳琳，
申请(专利权)人：郑州云海信息技术有限公司，
类型：发明
国别省市：河南,41