一种锁相芯片模块化电路制造技术

本实用新型专利技术公开了一种锁相芯片模块化电路，包括鉴频鉴相器、滤波器、VCO、功分器、电阻衰减单元，所述鉴频鉴相器、滤波器、VCO、功分器依次连接，所述鉴频鉴相器的输入为外部信号；所述鉴频鉴相器通过SPI兼容串行接口受控于外部电路；所述鉴频鉴相器的输出端通过滤波器连接所述VCO的控制电压输入端；VCO的输出端通过电阻功分后输出，作为锁相芯片模块化电路的输出；功分后的输出信号通过电阻衰减单元连接至所述鉴频鉴相器的反馈输入端。本实用新型专利技术提供了低杂散低相位噪声的连续载波输出，全频段内杂散抑制大于70dBc，相位噪声小。

【技术实现步骤摘要】
一种锁相芯片模块化电路
本技术涉及电路领域，尤其涉及一种锁相芯片模块化电路。
技术介绍
在通信机等所使用的振荡电路，其所要求的频率范围要广，且频率的稳定度要高。无论多好的LC振荡电路，其频率的稳定度，都无法与晶体振荡电路比较。但是，晶体振荡器除了可以使用数字电路分频以外，其频率几乎无法改变。如果采用锁相环，除了可以得到较广的振荡频率范围以外，其频率的稳定度也很高。针对上述情形，虽然现有的频综芯片种类繁多，选择面广，不同芯片的搭配灵活多变，但是小型化模块的方案并不多见。为了解决上述问题，本技术提出一种锁相芯片模块化电路。
技术实现思路
为了解决上述问题，本技术提出一种锁相芯片模块化电路，所述锁相芯片模块化电路包括鉴频鉴相器、滤波器、VCO、功分器、电阻衰减单元，所述鉴频鉴相器、滤波器、VCO、功分器依次连接，所述鉴频鉴相器的输入为外部信号；所述鉴频鉴相器通过SPI兼容串行接口受控于外部电路；所述鉴频鉴相器的输出端通过滤波器连接所述VCO的控制电压输入端；VCO的输出端通过电阻功分后输出，作为锁相芯片模块化电路的输出；功分后的输出信号通过电阻衰减单元连接至所述鉴频鉴相器的反馈输入端。相应的，所述鉴频鉴相器采用ADF4106芯片。相应的，所述VCO采用HMC586芯片。相应的，所述ADF4106芯片的CP端通过电阻与HMC586芯片的电压输入端Vt相连，所述ADF4106芯片的CP端通过第九电容接地；所述ADF4106芯片的CP端依次通过第八电阻、第十一电容接地；所述HMC586芯片的电压输入端Vt通过第十电容接地。相应的，所述HMC586芯片的射频输出端通过第五电容、第六电阻、第七电阻、第四电容后输出，作为锁相芯片模块化电路的输出端。相应的，所述第六电阻和第七电阻之间的连接点，通过第四电阻连接第三电阻的第一端、第一电阻的第二端，第三电阻的第二端接地，第一电阻的第一端与通过第二电容连接至所述ADF4106芯片的反馈端；所述第一电阻通过第二电阻接地。本技术的有益效果在于：将内置可编程分频器和电荷泵的鉴频鉴相器与VCO芯片及无源环路滤波器集成在一块长20mm宽13mm的印制板上，再用高3mm的屏蔽罩将其封装起来，实现锁相芯片的模块化；针对4-5.5G频率范围内跳频源需要，提供了低杂散低相位噪声的连续载波输出。全频段内杂散抑制大于70dBc，相位噪声恶化小于20log(N)+5，全频段输出功率不小于0dBm，外部供电+5.5V小于60mA，供电+3.3V小于15mA。附图说明图1是本专利技术的原理框图；图2是本专利技术的电路图。具体实施方式为了对本技术的技术特征、目的和效果有更加清楚的理解，现对照附图说明本技术的具体实施方式。如图1所示，本技术涉及一种锁相芯片模块化电路，所述锁相芯片模块化电路包括鉴频鉴相器、滤波器、VCO、功分器、电阻衰减单元，所述鉴频鉴相器、滤波器、VCO、功分器依次连接，所述鉴频鉴相器的输入为外部信号；所述鉴频鉴相器通过SPI兼容串行接口受控于外部电路；所述鉴频鉴相器的输出端通过滤波器连接所述VCO的控制电压输入端；VCO的输出端通过电阻功分后输出，作为锁相芯片模块化电路的输出；功分后的输出信号通过电阻衰减单元连接至所述鉴频鉴相器的反馈输入端。为了减小PCB布局空间，在满足一定范围内频率要求的情况下采用三阶无源环路滤波器。如图2所示，所述鉴频鉴相器采用ADF4106芯片。相应的，所述VCO采用HMC586芯片。相应的，所述ADF4106芯片的CP端通过电阻与HMC586芯片的电压输入端Vt相连，所述ADF4106芯片的CP端通过第九电容接地；所述ADF4106芯片的CP端依次通过第八电阻、第十一电容接地；所述HMC586芯片的电压输入端Vt通过第十电容接地。相应的，所述HMC586芯片的射频输出端通过第五电容、第六电阻、第七电阻、第四电容后输出，作为锁相芯片模块化电路的输出端。相应的，所述第六电阻和第七电阻之间的连接点，通过第四电阻连接第三电阻的第一端、第一电阻的第二端，第三电阻的第二端接地，第一电阻的第一端与通过第二电容连接至所述ADF4106芯片的反馈端；所述第一电阻通过第二电阻接地。本技术的实现过程为：外部参考信号输入到ADF4106，数字电路通过SPI控制ADF4106，根据实际需要设置参考分频比R。VCO输出的射频信号通过电阻功分后反馈一路到ADF4106，根据实际需要设置分频比N。分频后的射频信号和参考信号鉴频鉴相，误差相位使电荷泵周期性充放电，经过低通环路滤波器后形成VCO的调谐电压，如此形成一个相位负反馈自动控制闭环系统。三阶无源低通环路滤波器适用于4-5.5G频率范围，可根据实际使用情况调试。需要说明的是，对于前述的各个方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本申请并不受所描述的动作顺序的限制，因为依据本申请，某一些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作和单元并不一定是本申请所必须的。在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详细描述的部分，可以参见其他实施例的相关描述。本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的程序可存储于计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，所述的存储介质可为磁碟、光盘、ROM、RAM等。以上所揭露的仅为本技术较佳实施例而已，当然不能以此来限定本技术之权利范围，因此依本技术权利要求所作的等同变化，仍属本技术所涵盖的范围。本文档来自技高网...

【技术保护点】
1.一种锁相芯片模块化电路，其特征在于，所述锁相芯片模块化电路包括鉴频鉴相器、滤波器、VCO、功分器、电阻衰减单元，所述鉴频鉴相器、滤波器、VCO、功分器依次连接，所述鉴频鉴相器的输入为外部信号；所述鉴频鉴相器通过SPI兼容串行接口受控于外部电路；所述鉴频鉴相器的输出端通过滤波器连接所述VCO的控制电压输入端；VCO的输出端通过电阻功分后输出，作为锁相芯片模块化电路的输出；功分后的输出信号通过电阻衰减单元连接至所述鉴频鉴相器的反馈输入端。

【技术特征摘要】
1.一种锁相芯片模块化电路，其特征在于，所述锁相芯片模块化电路包括鉴频鉴相器、滤波器、VCO、功分器、电阻衰减单元，所述鉴频鉴相器、滤波器、VCO、功分器依次连接，所述鉴频鉴相器的输入为外部信号；所述鉴频鉴相器通过SPI兼容串行接口受控于外部电路；所述鉴频鉴相器的输出端通过滤波器连接所述VCO的控制电压输入端；VCO的输出端通过电阻功分后输出，作为锁相芯片模块化电路的输出；功分后的输出信号通过电阻衰减单元连接至所述鉴频鉴相器的反馈输入端。2.如权利要求1所述的一种锁相芯片模块化电路，其特征在于，所述鉴频鉴相器采用ADF4106芯片。3.如权利要求2所述的一种锁相芯片模块化电路，其特征在于，所述VCO采用HMC586芯片。4.如权利要求3所述的一种锁相芯片模块化电路，其特征在于...

【专利技术属性】
技术研发人员：石成才，史跃跃，何恒志，
申请(专利权)人：成都九洲迪飞科技有限责任公司，
类型：新型
国别省市：四川,51