一种断电存储型SIMON加密电路制造技术

本发明专利技术公开了一种断电存储型SIMON加密电路，包括两个n位移位寄存器、两个n位串转并电路和n位基于忆阻器的密文产生电路，每位基于忆阻器的密文产生电路包括列混合模块、第一波形调整模块、轮密钥加密模块和第二波形调整模块，列混合模块包括第一二输入与门，第一二输入与门包括第一忆阻器和第二忆阻器，第一波形调整模块包括第一反相器和第二反相器，轮密钥加密模块包括结构相同的三个二输入异或门，每个二输入异或门包括第三反相器、第四反相器、二输入或门、第二二输入与门和和第三二输入与门，二输入或门包括第三忆阻器和第四忆阻器，第二波形调整模块包括第五反相器和第六反相器；优点是断电时可以自动存储数据，不会造成数据丢失。

A power cut storage SIMON encryption circuit

The invention discloses a power-off storage type SIMON encryption circuit, which comprises two n-shift bit registers, two N-bit series-parallel circuits and n-bit memristor-based ciphertext generation circuit. Each memristor-based ciphertext generation circuit comprises a column mixing module, a first waveform adjustment module, a wheel key encryption module and a second waveform adjustment module. The first two inputs and gates include a first memristor and a second memristor. The first waveform adjustment module includes a first inverter and a second inverter. The round key encryption module includes three two input XOR gates with the same structure. Each two input XOR gate includes a third inverter. Second input or gate includes third memristor and fourth memristor. The second waveform adjusting module includes fifth and sixth inverters. The advantage is that the data can be stored automatically when power is off without causing data loss.

【技术实现步骤摘要】
一种断电存储型SIMON加密电路
本专利技术涉及一种SIMON加密电路，尤其是涉及一种断电存储型SIMON加密电路。
技术介绍
SIMON由美国NationalSecurityAgency(NSA)于2013年提出，属于高度优化的分组密码系列，可以在硬件环境中提供优异的性能。传统的SIMON加密电路采用CMOS设计工艺，主要包括移位寄存器、串转并电路、列混合模块和轮加密模块。传统的SIMON加密电路在工作时，明文按序依次输入移位移位寄存器中进行移位，然后再通过串转并电路转换为并行数据，该并行数据依次通过列混合模块进行列混合处理和轮加密模块进行轮加密运算后得出密文。传统的SIMON加密电路中，移位寄存器、串转并电路、列混合模块和轮加密模块都是基于MOS管设计的，MOS管本身不具有非易失性，由此，该SIMON加密电路在运行过程中如果突然断电，其内的数据将得不到保存，将造成一些重要数据遗失。
技术实现思路
本专利技术所要解决的技术问题是提供一种断电时可以自动存储数据，不会造成数据丢失的断电存储型SIMON加密电路。本专利技术解决上述技术问题所采用的技术方案为：一种断电存储型SIMON加密电路，包括两个n位移位寄存器、两个n位串转并电路和n位基于忆阻器的密文产生电路，n为大于等于1的整数，第一个所述的n位移位寄存器的输出端和第一个所述的n位串转并电路的输入端连接，第二个所述的n位移位寄存器的输出端和第二个所述的n位串转并电路的输入端连接，每位所述的基于忆阻器的密文产生电路包括列混合模块、第一波形调整模块、轮密钥加密模块和第二波形调整模块；所述的列混合模块包括第一二输入与门，所述的第一二输入与门包括第一忆阻器和第二忆阻器，所述的第一忆阻器的输入端为所述的第一二输入与门的第一输入端，所述的第二忆阻器的输入端为所述的第一二输入与门的第二输入端，所述的第一忆阻器的输出端和所述的第二忆阻器的输出端连接且其连接端为所述的第一二输入与门的输出端，所述的第一二输入与门的第一输入端为所述的列混合模块的第一输入端，所述的第一二输入与门的第二输入端为所述的列混合模块的第二输入端，所述的第一二输入与门的输出端为所述的列混合模块的输出端，所述的第一波形调整模块包括第一反相器和第二反相器，所述的第一反相器的输入端为所述的第一波形调整模块的输入端，所述的第一反相器的输出端和所述的第二反相器的输入端连接，所述的第二反相器的输出端为所述的第一波形调整模块的输出端，所述的轮密钥加密模块包括结构相同的三个二输入异或门，每个所述的二输入异或门包括第三反相器、第四反相器、二输入或门、第二二输入与门和和第三二输入与门；所述的二输入或门包括第三忆阻器和第四忆阻器，所述的第三忆阻器的输出端为所述的二输入或门的第一输入端，所述的第四忆阻器的输出端为所述的二输入或门的第二输入端，所述的第三忆阻器的输入端和所述的第四忆阻器的输入端连接且其连接端为所述的二输入或门的输出端，所述的第二二输入与门和所述的第三二输入与门的结构与所述的第一二输入与门的结构相同，所述的第三反相器的输入端为所述的二输入异或门的第一输入端，所述的第四反相器的输入端为所述的二输入异或门的第二输入端，所述的第三反相器的输出端和所述的第二二输入与门的第一输入端连接，所述的第四反相器的输出端和所述的第三二输入与门的第二输入端连接，所述的第二二输入与门的输出端和所述的二输入或门的第一输入端连接，所述的第三二输入与门的输出端和所述的二输入或门的第二输入端连接，所述的二输入或门的输出端为所述的二输入异或门的输出端，第一个所述的二输入异或门的第二输入端为所述的轮密钥加密模块的输入端，第一个所述的二输入异或门的输出端和第二个所述的二输入异或门的第二输入端连接，第二个所述的二输入异或门的输出端和第三个所述的二输入异或门的第二输入端连接，第三个所述的二输入异或门的输出端为所述的轮密钥加密模块的输出端；所述的第二波形调整模块包括第五反相器和第六反相器，所述的第五反相器的输入端为所述的第二波形调整模块的输入端，所述的第五反相器的输出端和所述的第六反相器的输入端连接，所述的第六反相器的输出端为所述的第二波形调整模块的输出端，所述的列混合模块的输出端和所述的第一波形调整模块的输入端连接，所述的第一波形调整模块的输出端和所述的轮密钥加密模块的输入端连接，所述的轮密钥加密模块的输出端和所述的第二波形调整模块的输入端连接，所述的列混合模块的第一输入端为所述的基于忆阻器的密文产生电路的第一输入端，所述的列混合模块的第二输入端为所述的基于忆阻器的密文产生电路的第二输入端，所述的第二波形调整模块的输出端为所述的基于忆阻器的密文产生电路的输出端，第一个所述的n位串转并电路的第j位输出端与第j位所述的基于忆阻器的密文产生电路的第一输入端连接，第二个所述的n位串转并电路的第j位输出端与第j位所述的基于忆阻器的密文产生电路的第二输入端连接，j＝1，2，…，n；第1个所述的n位移位寄存器的输入端用于接入n位的明文，第2个所述的n位移位寄存器的输入端用于接入n位的明文，第k位所述的基于忆阻器的密文产生电路的输出端用于输出第k位密文，k＝1，2，…，n。每个所述的n位移位寄存器包括结构相同的n个第一D触发器，所述的第一D触发器具有置位端、时钟端、输入端和输出端，n个所述的第一D触发器的置位端连接且其连接端为所述的n位移位寄存器的置位端，n个所述的第一D触发器的时钟端连接且其连接端为所述的n位移位寄存器的时钟端，第1个所述的第一D触发器的输入端为所述的n位移位寄存器的输入端，第m个所述的第一D触发器的输出端和第m+1个所述的第一D触发器的输入端连接，m＝1，2，…，n-1，第n个所述的第一D触发器的输出端为所述的n位移位寄存器的输出端。每个所述的n位串转并电路包括结构相同的n个第二D触发器，所述的第二D触发器具有置位端、时钟端、输入端和输出端，n个所述的第二D触发器的置位端连接且其连接端为所述的n位串转并电路的置位端，n个所述的第二D触发器的时钟端连接且其连接端为所述的n位串转并电路的时钟端，第1个所述的第二D触发器的输入端为所述的n位串转并电路的输入端，第m个所述的第二D触发器的输出端和第m+1个所述的第二D触发器的输入端连接且其连接端为所述的n位串转并电路的第m位输出端，m＝1，2，…，n-1，第n个所述的第二D触发器的输出端为所述的n位移位寄存器的第n位输出端。与现有技术相比，本专利技术的优点在于通过列混合模块、第一波形调整模块、轮密钥加密模块和第二波形调整模块构建基于忆阻器的密文产生电路，列混合模块包括第一二输入与门，第一二输入与门采用第一忆阻器和第二忆阻器构成，轮密钥加密模块包括结构相同的三个二输入异或门，每个二输入异或门包括第三反相器、第四反相器、二输入或门、第二二输入与门和和第三二输入与门；二输入或门采用第三忆阻器和第四忆阻器构成，第二二输入与门和第三二输入与门的结构与第一二输入与门的结构相同，在SIMON加密电路工作过程中，在断电后，SIMON加密电路中的各个忆阻器恢复施加电流(电压)，SIMON加密电路会继续在原来忆阻值的基础上工作，实现数据的持续保存，由此本专利技术的SIMON加密电路断电时可以自动存储数据，不会造成数据丢失。附图说明图1为本文档来自技高网...

【技术保护点】
1.一种断电存储型SIMON加密电路，包括两个n位移位寄存器、两个n位串转并电路和n位基于忆阻器的密文产生电路，n为大于等于1的整数，第一个所述的n位移位寄存器的输出端和第一个所述的n位串转并电路的输入端连接，第二个所述的n位移位寄存器的输出端和第二个所述的n位串转并电路的输入端连接，其特征在于每位所述的基于忆阻器的密文产生电路包括列混合模块、第一波形调整模块、轮密钥加密模块和第二波形调整模块；所述的列混合模块包括第一二输入与门，所述的第一二输入与门包括第一忆阻器和第二忆阻器，所述的第一忆阻器的输入端为所述的第一二输入与门的第一输入端，所述的第二忆阻器的输入端为所述的第一二输入与门的第二输入端，所述的第一忆阻器的输出端和所述的第二忆阻器的输出端连接且其连接端为所述的第一二输入与门的输出端，所述的第一二输入与门的第一输入端为所述的列混合模块的第一输入端，所述的第一二输入与门的第二输入端为所述的列混合模块的第二输入端，所述的第一二输入与门的输出端为所述的列混合模块的输出端，所述的第一波形调整模块包括第一反相器和第二反相器，所述的第一反相器的输入端为所述的第一波形调整模块的输入端，所述的第一反相器的输出端和所述的第二反相器的输入端连接，所述的第二反相器的输出端为所述的第一波形调整模块的输出端，所述的轮密钥加密模块包括结构相同的三个二输入异或门，每个所述的二输入异或门包括第三反相器、第四反相器、二输入或门、第二二输入与门和和第三二输入与门；所述的二输入或门包括第三忆阻器和第四忆阻器，所述的第三忆阻器的输出端为所述的二输入或门的第一输入端，所述的第四忆阻器的输出端为所述的二输入或门的第二输入端，所述的第三忆阻器的输入端和所述的第四忆阻器的输入端连接且其连接端为所述的二输入或门的输出端，所述的第二二输入与门和所述的第三二输入与门的结构与所述的第一二输入与门的结构相同，所述的第三反相器的输入端为所述的二输入异或门的第一输入端，所述的第四反相器的输入端为所述的二输入异或门的第二输入端，所述的第三反相器的输出端和所述的第二二输入与门的第一输入端连接，所述的第四反相器的输出端和所述的第三二输入与门的第二输入端连接，所述的第二二输入与门的输出端和所述的二输入或门的第一输入端连接，所述的第三二输入与门的输出端和所述的二输入或门的第二输入端连接，所述的二输入或门的输出端为所述的二输入异或门的输出端，第一个所述的二输入异或门的第二输入端为所述的轮密钥加密模块的输入端，第一个所述的二输入异或门的输出端和第二个所述的二输入异或门的第二输入端连接，第二个所述的二输入异或门的输出端和第三个所述的二输入异或门的第二输入端连接，第三个所述的二输入异或门的输出端为所述的轮密钥加密模块的输出端；所述的第二波形调整模块包括第五反相器和第六反相器，所述的第五反相器的输入端为所述的第二波形调整模块的输入端，所述的第五反相器的输出端和所述的第六反相器的输入端连接，所述的第六反相器的输出端为所述的第二波形调整模块的输出端，所述的列混合模块的输出端和所述的第一波形调整模块的输入端连接，所述的第一波形调整模块的输出端和所述的轮密钥加密模块的输入端连接，所述的轮密钥加密模块的输出端和所述的第二波形调整模块的输入端连接，所述的列混合模块的第一输入端为所述的基于忆阻器的密文产生电路的第一输入端，所述的列混合模块的第二输入端为所述的基于忆阻器的密文产生电路的第二输入端，所述的第二波形调整模块的输出端为所述的基于忆阻器的密文产生电路的输出端，第一个所述的n位串转并电路的第j位输出端与第j位所述的基于忆阻器的密文产生电路的第一输入端连接，第二个所述的n位串转并电路的第j位输出端与第j位所述的基于忆阻器的密文产生电路的第二输入端连接，j＝1，2，…，n；第1个所述的n位移位寄存器的输入端用于接入n位的明文，第2个所述的n位移位寄存器的输入端用于接入n位的明文，第k位所述的基于忆阻器的密文产生电路的输出端用于输出第k位密文，k＝1，2，…，n。...

【技术特征摘要】
1.一种断电存储型SIMON加密电路，包括两个n位移位寄存器、两个n位串转并电路和n位基于忆阻器的密文产生电路，n为大于等于1的整数，第一个所述的n位移位寄存器的输出端和第一个所述的n位串转并电路的输入端连接，第二个所述的n位移位寄存器的输出端和第二个所述的n位串转并电路的输入端连接，其特征在于每位所述的基于忆阻器的密文产生电路包括列混合模块、第一波形调整模块、轮密钥加密模块和第二波形调整模块；所述的列混合模块包括第一二输入与门，所述的第一二输入与门包括第一忆阻器和第二忆阻器，所述的第一忆阻器的输入端为所述的第一二输入与门的第一输入端，所述的第二忆阻器的输入端为所述的第一二输入与门的第二输入端，所述的第一忆阻器的输出端和所述的第二忆阻器的输出端连接且其连接端为所述的第一二输入与门的输出端，所述的第一二输入与门的第一输入端为所述的列混合模块的第一输入端，所述的第一二输入与门的第二输入端为所述的列混合模块的第二输入端，所述的第一二输入与门的输出端为所述的列混合模块的输出端，所述的第一波形调整模块包括第一反相器和第二反相器，所述的第一反相器的输入端为所述的第一波形调整模块的输入端，所述的第一反相器的输出端和所述的第二反相器的输入端连接，所述的第二反相器的输出端为所述的第一波形调整模块的输出端，所述的轮密钥加密模块包括结构相同的三个二输入异或门，每个所述的二输入异或门包括第三反相器、第四反相器、二输入或门、第二二输入与门和和第三二输入与门；所述的二输入或门包括第三忆阻器和第四忆阻器，所述的第三忆阻器的输出端为所述的二输入或门的第一输入端，所述的第四忆阻器的输出端为所述的二输入或门的第二输入端，所述的第三忆阻器的输入端和所述的第四忆阻器的输入端连接且其连接端为所述的二输入或门的输出端，所述的第二二输入与门和所述的第三二输入与门的结构与所述的第一二输入与门的结构相同，所述的第三反相器的输入端为所述的二输入异或门的第一输入端，所述的第四反相器的输入端为所述的二输入异或门的第二输入端，所述的第三反相器的输出端和所述的第二二输入与门的第一输入端连接，所述的第四反相器的输出端和所述的第三二输入与门的第二输入端连接，所述的第二二输入与门的输出端和所述的二输入或门的第一输入端连接，所述的第三二输入与门的输出端和所述的二输入或门的第二输入端连接，所述的二输入或门的输出端为所述的二输入异或门的输出端，第一个所述的二输入异或门的第二输入端为所述的轮密钥加密模块的输入端，第一个所述的二输入异或门的输出端和第二个所述的二输入异或门的第二输入端连接，第二个所述的二输入异或门的输出端和第三个所述的二输入异或门的第二输入端连接，第三个所述的二输入异或...

【专利技术属性】
技术研发人员：张会红，陈鑫辉，张跃军，
申请(专利权)人：宁波大学，
类型：发明
国别省市：浙江,33