一种CMOS后端工艺嵌入式的铁电随机存储器及其制备方法技术

本发明专利技术提出一种高存储密度、低工艺成本、CMOS后端工艺嵌入式的铁电随机存储器及其制备方法。利用新型铁电材料氧化铪或者氧化锆的低温退火工艺特点，结合合适的上下金属电极，将该电容集成到CMOS后端工艺线中，实现信息存储、读取。此外，本发明专利技术还公开了一种与0.13μm CMOS工艺线完全兼容、不需要特殊阻挡层及封装技术、抗辐照性能好的铁电存储器的制备方法。

An embedded ferroelectric random access memory with CMOS backend technology and its preparation method

The invention provides a ferroelectric random access memory with high storage density, low process cost and CMOS back-end process embedded and a preparation method thereof. The capacitor is integrated into the CMOS back-end process line to realize information storage and reading by utilizing the low temperature annealing process characteristics of the new ferroelectric material hafnium oxide or zirconia and the suitable upper and lower metal electrodes. In addition, the invention also discloses a preparation method of ferroelectric memory which is completely compatible with 0.13 micron CMOS process line, does not need special barrier layer and packaging technology, and has good irradiation resistance.

【技术实现步骤摘要】
一种CMOS后端工艺嵌入式的铁电随机存储器及其制备方法
本专利技术属于集成电路工艺
，涉及新型存储器的集成工艺领域，具体为一种与CMOS兼容的、嵌入式的铁电随机存储器(FRAM)及其制备方法。
技术介绍
FRAM是下一代存储器技术中非常有前景的一类，一直是人们关注的焦点。它是将铁电电容(包括底电极、铁电薄膜材料和顶电极)集成于互补氧化物金属半导体(CMOS)中，通过定义铁电电容电滞回线上正负极化电荷值为数据“0”和“1”来实现存储功能，如图1。FRAM同时具备RAM(随机存储器)和ROM(只读存储器)的特点，在非易失性、低功耗、耐疲劳、读写速度快及抗辐射等方面具有优势，已广泛应用于RFID、智能电表、气表、水表、电梯、ATM机、PLC控制和医疗设备等领域。尽管FRAM兼具上述优于传统易失性存储器和其他非易失性技术的优点，但目前非易失存储器市场上FRAM只占据较小的份额，还具有很广阔的市场前景。限制FRAM广泛应用的主要因素是其较低的存储密度，较高的制造成本以及较难实现嵌入式集成。目前商用单片式和嵌入式FRAM中，铁电电容的底电极和顶电极主要是Pt、Ir、IrO2和SrRO3等，铁电薄膜材料主要是锆钛酸铅(PZT)系列(包括掺杂和无掺杂)。PZT系列薄膜较高的结晶温度(600℃或更高)，使目前铁电电容主要集成于金属互联层之前，即铁电电容镶嵌于与晶体管源区连接的通孔上。在制备过程中，由于铁电薄膜和电极材料会污染前端的晶体管且CMOS后端工艺(BEOL)会退化铁电薄膜的电学性能，必须采用阻挡层技术和多层顶电极的技术以降低铁电薄膜中易挥发性元素的扩散和后端工艺中氢元素带来的铁电薄膜性能退化作用。这增加了工艺复杂性和制造成本，且难以实现高密度集成。另外，嵌入式集成时，增加的FRAM工艺模块不能改变其它逻辑器件的性能，否则必须采用全定制设计，从而增加设计成本，限制了其嵌入式的实现。为简化现有FRAM的工艺流程、降低制造成本，中国专利公告号CN102956566B报道了一种减少掩膜和刻蚀步骤的镶嵌式自对准工艺，但其工艺流程仍然较繁琐。而为了提高存储容量，铁电电容已设计成三维形状，但目前PZT薄膜的三维电容制备技术较难；且随着厚度的减小，PZT薄膜的电学性能出现退化。针对FRAM的嵌入式应用，日本电气股份有限公司提出了一种基于0.25μmCMOS后端工艺的铁电电容集成技术：他们通过MOCVD(金属有机物化学气相沉积)方法在445℃制备出了PZT薄膜，并将铁电电容集成于后端工艺中。该工艺降低了后端工艺对铁电薄膜性能的影响，减少了流片过程中的交叉污染，降低了生产成本；并且无须对其它逻辑器件和工艺进行改善，有利于铁电电容的嵌入式集成。但是，低温工艺(小于600℃)制备的PZT薄膜的电学性能较差；另一方面，随着工艺尺寸的不断缩小，该技术也难以满足越来越低的热预算。因此，进一步发展低制造成本、可嵌入式集成的高密度FRAM的制备方法，具有重要的研究意义和广泛的应用价值。
技术实现思路
本专利技术的目的在于针对上述存在的技术问题，提出一种高存储密度、低工艺成本、CMOS后端工艺嵌入式的铁电随机存储器及其制备方法。本专利技术的技术方案如下：提供一种CMOS后端工艺嵌入式的铁电随机存储器的制备方法，其具体步骤为：步骤一：金属氧化物半导体场效应晶体管(MOSFET)的制备，以及多层通孔、层间介质、金属互联，直至最后一层金属布线形成之前；步骤二：利用化学机械抛光(CMP)技术将通孔填充后的表面磨平，改善表面粗糙度；步骤三：制备铁电电容的金属底电极；步骤四：制备铁电层；步骤五：制备铁电电容的金属顶电极；步骤六：金属-铁电层-金属(MFM)电容结构刻蚀，将铁电电容集成在经过化学机械抛光工艺的通孔的正上方；步骤七：钝化层的形成以及最后一层通孔的刻蚀和填充，其工艺与传统CMOS工艺的最后工序完全兼容，完成存储单元的制备；步骤八：外围电路互联，以及封装技术，完成铁电随机存储器的制备。优选地，铁电电容的沉积以及退火均在温度低于或等于450℃条件下进行。优选地，铁电电容淀积前，CMP技术将用于准备平坦的金属基底，CMP技术后的平均表面粗糙度达到纳米级别，经过化学机械抛光后，铁电电容直接集成在通孔正上方。优选地，铁电薄膜的制备可包括等离子加强型原子层沉积法、磁控溅射、金属有机物化学气相沉积、或等离子体加强型金属有机物化学气相沉积。优选地，氧化铪基铁电电容的刻蚀方法包括反应离子刻蚀、电感耦合等离子-反应离子刻蚀、电子束刻蚀、湿法刻蚀。优选地，氧化铪、氧化锆及其一种或多种掺杂系列的铁电薄膜可用作铁电层，厚度为3-30nm，沉积方法包括但不限于射频磁控溅射、PEALD、MOCVD、PLD等。优选地，氮化钛、氮化钽、镍、钨等金属材料用作本专利技术中的铁电电容电极。优选地，铁电电容的刻蚀中，利用设计的掩膜版图案，仅保留沉积在通孔上方的材料，铁电电容的面积为0.2-1μm，具体结合MOSFET工艺节点选择。优选地，该铁电电容集成工艺可适用于90nm及以上工艺节点，尤其可与目前先进的0.13μm工艺线兼容，采用铜金属布线。本专利技术制备的铁电电容热预算低于450℃，完全可满足要求。优选地，铁电电容的厚度为15-60nm，其中铁电层的厚度为3-20nm。本专利技术公开了一种铁电随机存储器，利用新型铁电材料掺杂(非掺杂的)氧化铪或者氧化锆的低温退火工艺特点，结合合适的上下金属电极，将该电容集成到CMOS后端工艺线中，实现信息存储、读取。此外，本专利技术还公开了一种与0.13μmCMOS工艺线完全兼容、不需要特殊阻挡层及封装技术、抗辐照性能好的铁电存储器的制备方法。与现有的技术相比，本专利技术主要有以下优势：(1)本专利技术与传统CMOS硅工艺技术完全兼容，铁电存储器的制备可采用现有CMOS工艺线；(2)与传统铁电存储器相比，本专利技术提出的集成工艺可以省略阻挡层、多层顶电极等工艺，降低制造成本；(3)氧化铪基铁电电容不需要采用铂、铱、氧化铱等难以刻蚀、容易造成交叉污染的惰性金属，(4)由于氧化铪基薄膜优异的抗氢腐蚀、抗辐照特性，器件将具有得天独厚的可靠性；综上所述，本专利技术具有实现铁电存储器高存储密度、低工艺成本、可实现CMOS嵌入式的效果。附图说明下面结合附图对本专利技术作详细说明图1为铁电薄膜的电滞回线图。图2为最后一道金属布线前的器件结构示意图。图3在图2的结构上进行化学机械抛光后的器件结构示意图。图4为在图3的结构上沉积铁电电容后的器件结构示意图。图5为在图4结构的基础上完成铁电电容刻蚀后的器件结构示意图。图6为本专利技术提出的一种嵌入式的FRAM器件结构示意图。图7为锆掺杂的氧化铪铁电电容的电滞回线图。图8为锆掺杂的氧化铪铁电电容的介电常数-电压图。附图标记：1-衬底，2-源区，3-漏区，4-栅介质层，5-通孔，6-金属层，7-中间必要的金属连线结构，8-铁电电容的底电极，9-铁电薄膜层，10-铁电电容顶电极，11-钝化层。具体实施方式为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面结合附图对本专利技术的具体实施方式做详细的说明。下面的描述中阐述了很多具体细节以便于充分理解本专利技术，但是基于目前CMOS硅工艺技术的高速发展的现状，本专利技术还可以采用其他不同于在此描述的其它方式来实施。本专利技术主要是提本文档来自技高网...

【技术保护点】
1.一种CMOS后端工艺嵌入式的铁电随机存储器的制备方法，具体步骤包括：步骤一：金属氧化物半导体场效应晶体管的制备，以及多层通孔、层间介质、金属互联，直至最后一层金属布线形成之前；步骤二：利用化学机械抛光技术将通孔填充后的表面磨平，改善表面粗糙度；步骤三：制备铁电电容的金属底电极；步骤四：制备铁电层；步骤五：制备铁电电容的金属顶电极；步骤六：金属‑铁电层‑金属电容结构刻蚀，将铁电电容集成在经过化学机械抛光工艺的通孔的正上方；步骤七：钝化层的形成以及最后一层通孔的刻蚀和填充；步骤八：外围电路互联以及封装，完成铁电随机存储器的制备。

【技术特征摘要】
1.一种CMOS后端工艺嵌入式的铁电随机存储器的制备方法，具体步骤包括：步骤一：金属氧化物半导体场效应晶体管的制备，以及多层通孔、层间介质、金属互联，直至最后一层金属布线形成之前；步骤二：利用化学机械抛光技术将通孔填充后的表面磨平，改善表面粗糙度；步骤三：制备铁电电容的金属底电极；步骤四：制备铁电层；步骤五：制备铁电电容的金属顶电极；步骤六：金属-铁电层-金属电容结构刻蚀，将铁电电容集成在经过化学机械抛光工艺的通孔的正上方；步骤七：钝化层的形成以及最后一层通孔的刻蚀和填充；步骤八：外围电路互联以及封装，完成铁电随机存储器的制备。2.根据权利要求1所述的CMOS后端工艺嵌入式的铁电随机存储器的制备方法，其特征在于：铁电电容的沉积以及退火均在温度低于或等于450℃条件下进行。3.根据权利要求1所述的CMOS后端工艺嵌入式的铁电随机存储器的制备方法，其特征在于：铁电薄膜的制备可包括等离子加强型原子层沉积法、磁控溅射、金属有机物化学气相沉积、或等离子体加强型金属有机物化学气相沉积。4.根据权利要求1所述的CMOS后端工艺嵌入式的铁电随机存储器的制备方法，其特征在于：经过化学机械抛光后，铁电电容直接集成在通孔正上方。5.根据权利要求1所述的CMOS后端工艺嵌入式的铁电...

【专利技术属性】
技术研发人员：廖佳佳，彭强祥，曾斌建，廖敏，周益春，
申请(专利权)人：湘潭大学，
类型：发明
国别省市：湖南,43