配置为执行非阻塞控制更新操作的数据存储设备制造技术

一种装置包括非易失性存储器和耦合到非易失性存储器的控制器。控制器包括易失性存储器，其被配置为存储与非易失性存储器相关联的控制表的第一副本。该控制器被配置为：响应于第一请求执行控制表的第一副本的部分的第一更新、基于第一更新在非易失性存储器处发起控制表的第二副本的第二更新、以及与第二更新并行地运行对访问非易失性存储器的第二请求。该控制器被配置为异步地执行非阻塞控制同步操作和非阻塞合并操作，其中非阻塞合并操作是原子操作，该原子操作包括将更新层并行地疏散和压缩到易失性存储器中的高速缓存的地址转换表。

A data storage device configured to perform non blocking control update operations.

An apparatus includes a non-volatile memory and a controller coupled to a non-volatile memory. The controller includes a volatile memory configured to store a first copy of the control table associated with the nonvolatile memory. The controller is configured to execute a first update of a part of the first copy of the control table in response to a first request, initiate a second update of a second copy of the control table at a non-volatile memory based on the first update, and run a second request to access the non-volatile memory in parallel with the second update. The controller is configured to perform non-blocking control synchronization and non-blocking merge operations asynchronously, where the non-blocking merge operation is an atomic operation that includes a cache address translation table that evacuates and compresses the update layer in parallel into volatile memory.

【技术实现步骤摘要】
配置为执行非阻塞控制更新操作的数据存储设备相关申请的交叉引用本申请要求2017年2月23日提交的美国专利申请号为15/440,505的权益并且为其的部分继续申请案，其全部内容通过引用并入本文。
本公开一般涉及电子设备，并且更具体地涉及数据存储设备。
技术介绍
数据存储设备使用户能够存储和检索数据。数据存储设备的示例包括易失性存储设备和非易失性存储设备。非易失性存储设备在断电事件之后保留数据，而易失性存储设备在断电事件之后丢失数据。数据存储设备可以存储与数据相关联的控制信息。例如，数据存储设备可以维护指示逻辑地址到物理地址的映射的管理表。在一些实施方式中，管理表被维持在数据存储设备的控制器的易失性存储器中。数据存储设备可以在易失性存储器处更新管理表，并且可以周期性地将管理表发送到数据存储设备的非易失性存储器(例如，在非易失性存储器处使用控制更新操作来“备份”管理表)。数据存储设备可以在控制更新操作期间“阻塞”对非易失性存储器的写入操作，以创建在控制表和主机数据之间的一致性。例如，数据存储设备可以等待直到完成一个或多个写入操作(例如，在系统空闲时间期间)以更新控制信息。在更新控制信息期间，数据存储设备可以“阻塞”(例如，延迟)对非易失性存储器的写入访问的随后请求，直到完成对控制信息的更新。“阻塞”一个或多个写入操作可能引起在数据存储设备处的等待时间。
技术实现思路
根据本专利技术的一个方面，一种装置包括：非易失性存储器；和控制器，被耦合到该非易失性存储器，控制器包括易失性存储器，其中控制器被配置为执行分离的非阻塞控制同步操作和非阻塞合并操作。根据本专利技术的另一方面，一种装置包括：非易失性存储器；和控制器，被耦合到该非易失性存储器，控制器包括：接口，被配置为从访问设备接收对访问该非易失性存储器的第一请求；和易失性存储器，被配置为存储与该非易失性存储器相关联的控制结构的第一副本，其中控制器还被配置为：响应于第一请求执行对控制结构的第一副本的部分的第一更新、基于第一更新在该非易失性存储器处发起对控制结构的第二副本的第二更新以及与第二更新并行地运行对访问该非易失性存储器的第二请求。根据本专利技术的另一方面，一种方法包括：由第一设备从第二设备接收第一请求以执行对第一设备的非易失性存储器的第一写入操作；响应于执行第一写入操作，执行对存储在第一设备的易失性存储器处的控制表的第一副本的部分的第一更新；在非易失性存储器处执行对控制表的第二副本的第二更新以将对第一副本的修改传播到第二副本；和在执行第二更新期间，对非易失性存储器执行第二写入操作。根据本专利技术的另一方面，一种装置包括：用于存储数据的装置；用于从访问设备接收对访问用于存储数据的装置的第一请求的装置；用于存储与用于存储数据的装置相关联的控制表的第一副本的部分的装置；和用于响应于第一请求执行对控制表的第一副本的部分的第一更新、用于基于第一更新在用于存储数据的装置处发起对控制表的第二副本的第二更新、以及用于与第二更新并行地执行对访问用于存储数据的装置的第二请求的装置。根据本专利技术的另一方面，一种装置包括：非易失性存储器；和控制器，其被耦合到该非易失性存储器，控制器包括易失性存储器，其中控制器被配置为执行非阻塞控制同步操作，并且其中控制器还被配置为相对于非阻塞控制同步操作异步地执行非阻塞合并操作。附图说明图1是包括被配置为执行非阻塞控制同步操作的数据存储设备的系统的第一说明性示例的图；图2描绘了可以在图1的数据存储设备处执行的编程过程的说明性示例；图3描绘了可以在图1的数据存储设备处执行的编程过程的另一说明性示例；图4是包括被配置为执行非阻塞控制同步操作的数据存储设备的系统的第二说明性示例的图；图5描绘了可以由图4的数据存储设备执行的一组操作；图6是描绘图4的数据存储设备的示例的某些说明性方面的图；图7是可以被包括在图4的数据存储设备中的设备的图；图8是图7的设备的说明性方面的图；图9是描绘图4的数据存储设备的示例的附加说明性方面的图；图10是示出可以由图4的数据存储设备执行的某些操作的图；图11是图1的数据存储设备的操作的方法的特定说明性示例的流程图；图12是图4的数据存储设备的操作的方法的特定说明性示例的流程图；图13是包括被配置为执行非阻塞合并操作的数据存储设备的系统的说明性示例的图；图14是示出可以在图13的数据存储设备处执行的操作的某些示例的框图；图15是示出可以在图13的数据存储设备处执行的操作的某些示例的梯形图；图16是示出可以在图13的数据存储设备处执行的操作的某些示例的图。13；图17是图13的数据存储设备的操作的方法的特定说明性示例的流程图。具体实施方式根据本公开的某些方面的数据存储设备被配置为执行非阻塞合并操作，该非阻塞合并操作将对存储在易失性存储器中的控制信息的第一副本的改变传播(例如，融合或合并)到存储在非易失性存储器处的控制信息的第二副本。例如，代替在更新控制信息的合并操作期间的“阻塞”操作，数据存储设备可以并行地执行操作，诸如通过并行地执行写入操作和合并操作。在一些情况下，在执行写入操作之后并且在经由控制同步操作更新控制信息之前，可能发生非正常关机(ungracefulshutdown，UGSD)事件。例如，电源故障可能会引起UGSD事件。在这种情况下，数据存储设备可以执行存储器扫描以识别写入操作的结果(例如，由于控制信息的第二副本还未被更新来反映写入操作的结果，并且控制信息的第一副本可能在UGSD事件期间从易失性存储器中丢失)。例如，数据存储设备可以使用存储在非易失性存储器处的数据的元数据(例如，标头信息(headerinformation))来识别写入操作的结果，诸如通过识别自先前的控制同步操作以来修改的地址。数据存储设备可以基于结果来更新控制信息。因此，合并操作可以以非阻塞方式执行，而没有由于UGSD事件而造成数据丢失的风险。在说明书中，共同的或相似的特征可以由共同的参考标号来指定。如本文所使用的，“示例性”可以指示示例、实施方式和/或方面，并且不应该被解释为限制或者指示偏好或者优选的实施方式。参考图1，描绘了系统的特定说明性示例并且将其总体上标记为100。系统100包括数据存储设备102和设备180(例如，主机设备或接入设备)。数据存储设备102包括非易失性存储器104和控制器130。控制器130被耦合到非易失性存储器104。非易失性存储器104包括被包括在一个或多个存储器裸芯(诸如第一存储器裸芯106和第二存储器裸芯108)中的非易失性存储元件阵列。为了进一步说明，作为说明性示例，非易失性存储器104可以包括快闪存储器(例如，NAND快闪存储器)或电阻式存储器(诸如电阻式随机存取存储器(resistiverandomaccessmemory，ReRAM))。非易失性存储器104可以具有三维(three-dimensional，3D)存储器配置。如本文所使用的，3D存储器设备可以包括存储元件的多个物理层级(而不是具有如平面存储器设备中的存储元件的单一物理层级)。作为示例，非易失性存储器104可以具有3D垂直位线(verticalbitline，VBL)配置。在特定实施方式中，非易失性存储器104具有3D存储器阵列配置，其单片地形成在存储器本文档来自技高网...

【技术保护点】
1.一种装置，包括：非易失性存储器；和控制器，被耦合到所述非易失性存储器，所述控制器包括易失性存储器，其中所述控制器被配置为执行分离的非阻塞控制同步操作和非阻塞合并操作。

【技术特征摘要】
2017.02.23 US 15/440,505;2017.06.06 US 15/615,3681.一种装置，包括：非易失性存储器；和控制器，被耦合到所述非易失性存储器，所述控制器包括易失性存储器，其中所述控制器被配置为执行分离的非阻塞控制同步操作和非阻塞合并操作。2.根据权利要求1所述的装置，其中所述非阻塞合并操作包括将地址转换修改数据融合到所述易失性存储器处的地址转换表的高速缓存部分中，而不阻塞对所述非易失性存储器的写入操作。3.根据权利要求1所述的装置，其中所述非阻塞控制同步操作包括将控制信息从所述易失性存储器复制到所述非易失性存储器，而不阻塞对所述非易失性存储器的写入操作。4.根据权利要求1所述的装置，其中所述控制器还被配置为按照更新层填满状态所要求的、相对于所述非阻塞控制同步操作以不同速率异步地执行所述非阻塞合并操作。5.根据权利要求1所述的装置，其中所述非阻塞合并操作是原子操作，所述原子操作包括将更新层U-层并行地疏散和压缩到所述易失性存储器中的高速缓存的地址转换表CAT。6.根据权利要求5所述的装置，其中所述控制器还被配置为在更新的m-集合被写入到所述非易失性存储器的同时，继续执行对所述易失性存储器中的U-层和CAT的更新。7.根据权利要求1所述的装置，其中所述控制器还被配置为与所述非阻塞合并操作和非阻塞控制同步操作并行地继续执行对所述非易失性存储器的主机写入操作。8.根据权利要求1所述的装置，其中所述控制器还被配置为：使用屏障命令在下一非阻塞控制同步操作中更新包括指向新的更新的m-集合的指针的日志并且将所述日志存储在所述非易失性存储器中。9.根据权利要求1所述的装置，其中所述控制器还被配置为：在非正常关机UGSD事件的情况下，根据来自在非易失性存储器中最后存储的非阻塞控制同步的最后存储的日志将控制表回滚并恢复到所述易失性存储器，并且在这种情况下，已经由所述控制器在所述U-层和CAT中执行的最近更新丢失并被忽略，而不丧失一致性。10.一种装置，包括：非易失性存储器；和控制器，被耦合到所述非易失性存储器，所述控制器包括：接口，被配置为从访问设备接收对访问所述非易失性存储器的第一请求；和易失性存储器，被配置为存储与所述非易失性存储器相关联的控制结构的第一副本，其中所述控制器还被配置为：响应于所述第一请求执行对所述控制结构的第一副本的部分的第一更新、基于所述第一更新在所述非易失性存储器处发起对所述控制结构的第二副本的第二更新、以及与第二更新并行地运行对访问所述非易失性存储器的第二请求。11.根...

【专利技术属性】
技术研发人员：K因巴尔，M伊欧宁，E泽乌伦，E列夫，
申请(专利权)人：西部数据技术公司，
类型：发明
国别省市：美国,US