一种可在线升级的FPGA主动SPI配置电路制造技术

本申请提供了一种可在线升级的FPGA主动SPI配置电路，模拟开关芯片与FPGA芯片和SPI Flash芯片分别相连，并在所述FPGA芯片向所述模拟开关芯片输出第一电平使能信号的情况下，所述模拟开关芯片连通所述FPGA芯片的用户输入/输出管脚和所述SPI Flash芯片。因为能够连通所述FPGA芯片的用户输入/输出管脚和所述SPI Flash芯片，所以，用户能够编程控制SPIFlash芯片，因此，可以在FPGA芯片接收到升级程序后，可以通过编程控制将升级程序写入SPI Flash芯片，从而实现SPI Flash芯片的在线升级。

A FPGA active SPI configuration circuit that can be upgraded Online

The present application provides an on-line upgradable FPGA active SPI configuration circuit, in which the analog switch chip is connected to the FPGA chip and the SPI Flash chip respectively, and the analog switch chip connects the user input/output of the FPGA chip when the FPGA chip outputs a first level enable signal to the analog switch chip. The pin and the SPI Flash chip. Because the user input/output pin and the SPI Flash chip can be connected to the FPGA chip, the user can program and control the SPI Flash chip. Therefore, the upgrade program can be written to the SPI Flash chip through programmable control after the upgrade program is received by the FPGA chip, and the online upgrade of the SPI Flash chip can be realized. Grade.

【技术实现步骤摘要】
一种可在线升级的FPGA主动SPI配置电路
本申请涉及电路领域，尤其涉及一种可在线升级的FPGA主动SPI配置电路。
技术介绍
图1为塞灵思Xilinx7系列现场可编程门阵(Field-ProgrammableGateArray，FPGA)的官方标准主动SPI配置电路，包括Xilinx7系列FPGA芯片和串行外设接口(SerialPeripheralInterface，SPI)闪存(Flash)芯片。由于现有的Xilinx7系列FPGA芯片禁止CCLK的用户编程控制，因此用户不能通过写程序控制Xilinx7系列FPGA的配置管脚CCLK，所以，用户不能控制CCLK管脚，因此，Xilinx7系列FPGA的标准主动SPI配置电路只能通过仿真器JTAG接口升级程序，不能实现远程在线升级程序的功能。
技术实现思路
本申请提供了一种可在线升级的FPGA主动SPI配置电路，目的在于解决FPGA主动SPI配置电路不能远程在线升级程序的问题。为了实现上述目的，本申请提供了以下技术方案：一种可在线升级的FPGA主动SPI配置电路，包括：FPGA芯片、模拟开关芯片和SPIFlash芯片；其中，所述FPGA芯片与所述模拟开关芯片相连，所述模拟开关芯片与所述SPIFlash芯片相连；在所述FPGA芯片向所述模拟开关芯片输出第一电平使能信号的情况下，所述模拟开关芯片连通所述FPGA芯片的用户输入/输出管脚和所述SPIFlash芯片。可选的，所述模拟开关芯片具有选择管脚；所述FPGA芯片的第一用户输入/输出管脚与所述模拟开关芯片的所述选择管脚相连，并通过第一预设阻值的电阻接地。可选的，所述第一预设阻值为1k欧。可选的，所述模拟开关芯片还具有：第一管脚和第二管脚；其中，所述第一管脚与所述FPGA芯片的时钟信号输出管脚CCLK相连；所述第二管脚与所述FPGA芯片的第二用户输入/输出管脚相连。可选的，所述模拟开关芯片还具有：第三管脚；所述第三管脚与所述SPIFlash芯片的时钟驱动信号输入管脚相连。可选的，所述在所述FPGA芯片向所述模拟开关芯片输出第一电平使能信号的情况下，所述模拟开关芯片连通所述FPGA芯片的用户输入/输出管脚和所述SPIFlash芯片包括：在所述第一用户输入/输出管脚向所述模拟开关芯片的所述选择管脚输出第一电平值的情况下，所述模拟开关芯片连通所述第二用户输入/输出管脚和所述时钟驱动信号输入管脚。可选的，在所述第一用户输入/输出管脚为高阻态的情况下，所述模拟开关芯片连通所述FPGA芯片的时钟信号输出管脚CCLK和所述时钟驱动信号输入管脚。可选的，所述FPGA芯片的第三用户输入/输出管脚与远程通信接口相连。可选的，所述FPGA芯片的数据输出管脚与所述SPIFlash芯片的数据输入管脚相连；所述FPGA芯片的数据输入管脚与所述SPIFlash芯片的数据输出管脚相连；所述FPGA芯片的使能信号输出管脚与所述SPIFlash芯片的片选选择管脚相连，并通过第二预设阻值的电阻上拉到电源。可选的，所述FPGA芯片为塞灵思XilinxFPGA芯片。本申请所述的可在线升级的FPGA主动SPI配置电路，模拟开关芯片与FPGA芯片和SPIFlash芯片分别相连，并在所述FPGA芯片向所述模拟开关芯片输出第一电平使能信号的情况下，所述模拟开关芯片连通所述FPGA芯片的用户输入/输出管脚和所述SPIFlash芯片。因为能够连通所述FPGA芯片的用户输入/输出管脚和所述SPIFlash芯片，所以，用户能够编程控制SPIFlash芯片，因此，可以在FPGA芯片接收到升级程序后，可以通过编程控制将升级程序写入SPIFlash芯片，从而实现SPIFlash芯片的在线升级。附图说明为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为现有的FPGA主动SPI配置电路的示意图；图2为本申请实施例公开的一种可在线升级的FPGA主动SPI配置电路的示意图。具体实施方式下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。图2为本申请实施例公开的可在线升级的FPGA主动SPI配置电路，包括：FPGA芯片、模拟开关芯片和SPIFlash芯片。本实施例中，以XilinxFPGA芯片为例进行说明。与图1相比，图2中，在XilinxFPGA芯片与SPIFlash芯片之间，增加了模拟开关芯片。XilinxFPGA芯片与SPIFlash芯片分别与模拟开关芯片相连。具体的，模拟开关芯片具有选择管脚S、第一管脚B0、第二管脚B1和第三管脚A。XilinxFPGA芯片的第一用户输入/输出(I/O)管脚与模拟开关芯片的控制管脚S相连，并通过预设阻值的电阻接地。本实施例中，电阻的阻值为1k欧。XilinxFPGA芯片的时钟信号输出管脚CCLK与模拟开关芯片的第一管脚B0相连。XilinxFPGA芯片的第二用户I/O管脚与模拟开关芯片的第二管脚B1相连。模拟开关芯片的第三管脚A与SPIFlash芯片的时钟驱动信号输入管脚C相连。XilinxFPGA芯片的其它用户I/O管脚，例如第三用户I/O管脚可以连接远程通信接口。图2中，与现有技术相同，XilinxFPGA芯片与SPIFlash芯片通过部分管脚直接相连。具体的，XilinxFPGA芯片具有多功能配置管脚MOSI/D[00]、DIN/D[01]、FCS_B，本实施例中，MOSI/D[00]管脚与SPIFlash芯片的数据输入管脚D相连，DIN/D[01]管脚与SPIFlash芯片的数据输出管脚Q相连，FCS_B管脚与SPIFlash芯片的片选选择管脚S相连，并通过2.4千欧阻值的电阻上拉到电源VCCO_0。通过连接方式可以看出，MOSI/D[00]管脚用于向SPIFlash芯片写入数据，因此，本实施例中，也可将MOSI/D[00]管脚称为数据输出管脚。同理，也可将DIN/D[01]管脚称为数据输入管脚。也可将FCS_B管脚称为使能信号输出管脚。另外，与现有技术类似的，图2中，SPIFlash芯片的HOLD、W管脚连接到电源VCCO_0上。XilinxFPGA芯片的配置模式选择管脚M2、M1连接到地上，M0管脚连接到电源VCCO_0上，XilinxFPGA芯片的JTAG调试相关管脚和JTAG插座相连。图2所示的电路进行在线升级的过程为：XilinxFPGA芯片的配置模式选择管脚M[2:0]输入为001，将FPGA芯片的加载模式配置为主动SPI加载模式，即上电时通过XilinxFPGA芯片的配置管脚MOSI/D[00]、DIN/D[01]、FCS_B、CCLK的控制，将SPIFlash芯片中的程序(非SPIFlash芯片的升级程序)加载到XilinxFPGA芯片中(具体的加载实现过程可以参见现有技术，这里不再赘述)本文档来自技高网...

【技术保护点】
1.一种可在线升级的FPGA主动SPI配置电路，其特征在于，包括：FPGA芯片、模拟开关芯片和SPI Flash芯片；其中，所述FPGA芯片与所述模拟开关芯片相连，所述模拟开关芯片与所述SPI Flash芯片相连；在所述FPGA芯片向所述模拟开关芯片输出第一电平使能信号的情况下，所述模拟开关芯片连通所述FPGA芯片的用户输入/输出管脚和所述SPI Flash芯片。

【技术特征摘要】
1.一种可在线升级的FPGA主动SPI配置电路，其特征在于，包括：FPGA芯片、模拟开关芯片和SPIFlash芯片；其中，所述FPGA芯片与所述模拟开关芯片相连，所述模拟开关芯片与所述SPIFlash芯片相连；在所述FPGA芯片向所述模拟开关芯片输出第一电平使能信号的情况下，所述模拟开关芯片连通所述FPGA芯片的用户输入/输出管脚和所述SPIFlash芯片。2.根据权利要求1所述的电路，其特征在于，所述模拟开关芯片具有选择管脚；所述FPGA芯片的第一用户输入/输出管脚与所述模拟开关芯片的所述选择管脚相连，并通过第一预设阻值的电阻接地。3.根据权利要求2所述的电路，其特征在于，所述第一预设阻值为1k欧。4.根据权利要求2所述的电路，其特征在于，所述模拟开关芯片还具有：第一管脚和第二管脚；其中，所述第一管脚与所述FPGA芯片的时钟信号输出管脚CCLK相连；所述第二管脚与所述FPGA芯片的第二用户输入/输出管脚相连。5.根据权利要求4所述的电路，其特征在于，所述模拟开关芯片还具有：第三管脚；所述第三管脚与所述SPIFlash芯片的时钟驱动信号输入管脚相连。6.根据权利要求5所述的电路，其特征在于，所述在...

【专利技术属性】
技术研发人员：林为秀，郭露露，
申请(专利权)人：北京东远润兴科技有限公司，
类型：新型
国别省市：北京,11