The invention provides a high-speed and low-noise dynamic comparator, which comprises an input unit comprising an input NMOS tube and an input PMOS tube, and a latch unit. The latch unit comprises a latched NMOS tube and a latched PMOS tube. The latched NMOS tube and the latched PMOS tube are connected to form a latch structure, and the pull-up unit comprises a latch structure. A pull-up PMOS tube connected with an input NMOS tube; a substrate bootstrap voltage generation circuit for generating a substrate bootstrap voltage; the invention reduces the on-resistance of a MOS tube, increases the comparator speed of a comparator, and further improves the comparator speed by adopting the substrate bootstrap technology of a MOS tube; and at the same time, reduces the ratio; The threshold voltage of the input tube of the comparator increases the transconductance of the input tube, thereby reducing the equivalent input noise of the comparator.
【技术实现步骤摘要】
一种高速低噪声动态比较器
本专利技术涉及电子
，尤其涉及一种高速低噪声动态比较器。
技术介绍
近年来，随着集成电路制造技术的不断发展，CMOS器件的特征尺寸不断减小，集成电路的工作电压也不断降低，在深亚微米工艺下，模数转换器的工作速度得到了极大的提高，同时，功耗进一步降低。但是，作为模数转换器的核心组成部分，比较器的性能成了高速低功耗设计的瓶颈。传统的几种比较器结构，很难同时满足速度、功耗、低电源电压和噪声等要求。目前，高速低噪声动态比较器的结构较多，例如利用锁存结构的原理，使比较器能够快速进入锁存状态，但这种结构存在很大的静态功耗，而一些低功耗动态比较器结构，当输入管处于饱和状态时，有助于噪声的抑制，比较器的比较速度也较快，通常利用反馈技术，使得当比较器完成一次比较之后，将尾电流管关闭，从而使得比较器的功耗较低，但是这种结构的缺点是，如果要进一步提高比较器的速度，只能提高输入管的尺寸，这会使得比较器输入端寄生电容增加，目前，传统的比较器结构没有改变比较器比较速度和噪声之间的这对矛盾，也就是说，随着比较器速度的提高，比较器等效输入噪声会增加；而如果要降低比较...
【技术保护点】
1.一种高速低噪声动态比较器，其特征在于，包括：输入单元，所述输入单元包括输入NMOS管和输入PMOS管，锁存器单元，所述锁存器单元包括锁存NMOS管和锁存PMOS管，所述锁存NMOS管和锁存PMOS管连接形成锁存器结构；上拉单元，包括与输入NMOS管连接的上拉PMOS管；下拉单元，包括与输入PMOS管连接的上拉NMOS管；第一信号控制端，用于产生第一控制信号；第二信号控制端，用于产生第二控制信号；衬底自举电压产生电路，用于产生衬底自举电压，包括与NMOS管衬底连接的第一自举电压产生电路和与PMOS管衬底连接的第二自举电压产生电路。
【技术特征摘要】
1.一种高速低噪声动态比较器，其特征在于，包括：输入单元，所述输入单元包括输入NMOS管和输入PMOS管，锁存器单元，所述锁存器单元包括锁存NMOS管和锁存PMOS管，所述锁存NMOS管和锁存PMOS管连接形成锁存器结构；上拉单元，包括与输入NMOS管连接的上拉PMOS管；下拉单元，包括与输入PMOS管连接的上拉NMOS管；第一信号控制端，用于产生第一控制信号；第二信号控制端，用于产生第二控制信号；衬底自举电压产生电路，用于产生衬底自举电压，包括与NMOS管衬底连接的第一自举电压产生电路和与PMOS管衬底连接的第二自举电压产生电路。2.根据权利要求1所述的高速低噪声动态比较器，其特征在于：所述第一自举电压产生电路包括自举电压NMOS管和第一电容，所述第二自举电压产生电路包括自举电压PMOS管和第二电容；所述自举电压NMOS管的栅极与第一控制信号的反向信号端连接，其漏极通过第一电容与第一信号控制端连接，其源极接地，所述自举电压PMOS管的栅极与第一信号控制端连接，其源极与电源连接，其漏极通过第二电容与第一控制信号的反向信号端连接；所述上拉PMOS管包括第一上拉PMOS管、第二上拉PMOS管和第三上拉PMOS管；所述第一上拉PMOS管的栅极与第二控制信号端连接，其源极与电源VDD连接，其漏极与锁存器单元连接；所述第二上拉PMOS管的栅极与第二控制信号端连接，其源极与电源VDD连接，其漏极与锁存器单元连接；第三上拉PMOS管的栅极与第二信号控制端的反向信号端连接，其源极与电源VDD连接，其漏极与锁存器单元连接；当比较器处于复位状态时，第一控制信号和第二控制信号为低电平信号，所有NMOS管的衬底电压为0，所述有PMOS管的衬底电压为1，第一电容两端电压为0，第二电容两端电压为1；当比较器处于比较状态时，输入NMOS管的衬底电压和下拉NMOS管的衬底电压被耦合到高电位，输入PMOS管的衬底电压和第三上拉PMOS管的衬底电压被耦合到低电位。3.根据权利要求2所述的高速低噪声动态比较器，其特征在于：所述下拉NMOS管包括第一下拉NMOS管，所述锁存NMOS管包括第一锁存NMOS管和第二锁存NMOS管，所述锁存PMOS管包括第一锁存PMOS管和第二锁存PMOS管，所述第一锁存NMOS管的栅极分别与第一锁存PMOS管的栅极、第二锁存PMOS管的漏极和第二锁存NMOS管的漏极连接，第二锁存NMOS管的栅极分别与第二锁存PMOS管的栅极、第一锁存PMOS管的漏极和第一锁存NMOS管的漏极连接，第一锁存NMOS管的源极、第二锁存NMOS管的源极和第一下拉NMOS管的漏极互相连接，第一下拉NMOS管的漏极极分别与第一锁存NMOS管和第二锁存NMOS管的源...
【专利技术属性】
技术研发人员：徐代果，胡刚毅，李儒章，王健安，陈光炳，付东兵，徐世六，刘涛，蒲杰，冯志华，
申请(专利权)人：中国电子科技集团公司第二十四研究所，
类型：发明
国别省市：重庆,50
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。