一种基于BBU电源的异构混合内存服务器架构制造技术

本实用新型专利技术涉及一种基于BBU电源的异构混合内存服务器架构，包括计算板、存储板和节点控制器，计算板连接有BMC模块，BMC模块连接有BBU电源，BMC模块还与存储板连接；计算板上设有CPU和DRAM，CPU和DRAM连接；存储板上设有FPGA芯片、本地内存、远端内存和高速缓冲存储器，高速缓冲存储器、本地内存和远端内存分别与FPGA芯片连接；CPU通过节点控制器与FPGA芯片连接。

A heterogeneous hybrid memory server architecture based on BBU power supply

The utility model relates to a heterogeneous hybrid memory server architecture based on BBU power supply, which comprises a computing board, a memory board and a node controller. The computing board is connected with a BMC module, a BMC module is connected with a BBU power supply, and a BMC module is also connected with a memory board; a CPU and DRAM are connected on the computing board; a CPU and a DRAM are connected on the memory board; and an FPGA core is arranged on the memory board. Chip, local memory, remote memory and cache memory, cache memory, local memory and remote memory are respectively connected to the FPGA chip; CPU is connected to the FPGA chip through the node controller.

【技术实现步骤摘要】
一种基于BBU电源的异构混合内存服务器架构
本技术属于服务器架构
，具体涉及一种基于BBU电源的异构混合内存服务器架构。
技术介绍
现有计算机都采用从内存中读取数据的方式，但伴随着大数据、云计算等技术的蓬勃发展，使得人们将大量数据放入内存后进行分析、计算。这就让传统模式下内存容量有限、功耗大等问题变得越来越突出。同时，现有计算机内存面对内存计算环境时存在不可避免的掉电数据丢失、和外存之间由于I/O性能不匹配导致的数据处理速度低下等问题。此为现有技术的不足之处。
技术实现思路
本技术的目的在于，针对上述现有技术存在的缺陷，提供设计一种基于BBU电源的异构混合内存服务器架构，以解决上述技术问题。为了达到上述目的，本技术的技术方案是：一种基于BBU电源的异构混合内存服务器架构，包括计算板、存储板和节点控制器，计算板连接有BMC模块，BMC模块连接有BBU电源，BMC模块还与存储板连接；计算板上设有CPU和DRAM，CPU和DRAM连接；存储板上设有FPGA芯片、本地内存、远端内存和高速缓冲存储器，高速缓冲存储器、本地内存和远端内存分别与FPGA芯片连接；CPU通过节点控制器与FPGA芯片连接。优选地，计算板上CPU的数量为四个，每个CPU连接一组DRAM；四个CPU两两连接组成环形互联结构；CPU与CPU之间通过QPI总线连接。优选地，远端内存为非易失存储器NVM，本地内存为DRAM。优选地，FPGA芯片数量为四个，分别为第一FPGA芯片、第二FPGA芯片、第三FPGA芯片和第四FPGA芯片；存储板上本地内存数量为四个，第一FPGA芯片连接两个DRAM，第二FPGA芯片连接另两个DRAM；第一FPGA芯片和第三FPGA芯片连接，第二FPGA芯片和第四FPGA芯片连接。优选地，第三FPGA芯片和第四FPGA芯片分别均包括NVM控制器和DDR控制器，NVM控制器与非易失存储器NVM连接，DDR控制器与高速缓冲存储器连接。优选地，CPU与节点控制器通过QPI总线连接，节点控制器与FPGA芯片之间通过QPI总线连接；第一FPGA芯片和第三FPGA芯片通过NI总线连接，第二FPGA芯片和第四FPGA芯片通过NI总线连接；第一FPGA芯片和第二FPGA芯片将QPI协议转换为NI协议。优选地，BBU电源通过PSUSMBus总线与BMC模块连接,BMC模块通过SMBus总线与存储板连接；通过BMC模块，在异常掉电时触发系统休眠操作，转为用BBU电源供电，保证高速缓冲存储器的数据写回非易失存储器NVM。本技术基于BBU电源、计算板、存储板、节点控制器及BMC模块，构建一种大容量、低功耗的异构混合内存的服务器架构，并对异构内存进行统一编址，解决异构内存系统耦合和速度匹配问题，维护全局数据一致性。且在异常掉电情况下，通过BBU电源的供电，保证高速缓冲存储器DRAMCache的数据写回非易失存储器NVM，从而实现该异构混合系统在异常掉电情况下数据的非易失性。本技术的有益效果在于，本技术提供的技术方案基于BBU电源、一块计算板、一块存储板、节点控制器及BMC模块，通过BMC模块，在异常掉电情况下触发系统休眠操作，转为用BBU电源供电，保证高速缓冲存储器DRAMCache的数据写回非易失存储器NVM，从而实现该异构混合系统在异常掉电情况下数据的非易失性；通过节点控制器连接计算板及存储板，实现CPU环形互连，且与FPGA芯片通过节点控制器直连，避免跨CPU访问FPGA芯片的问题，提高CPU与FPGA芯片之间的访问速率；通过将具有低功耗、大容量的非易失存储器NVM作为远端内存，容量小、速度快的DRAM作为近端内存的方式，构建大容量、低功耗的异构混合内存系统；对异构内存进行统一编址，解决异构内存系统耦合和速度匹配问题，维护全局数据一致性。此外，本技术设计原理可靠，结构简单，具有非常广泛的应用前景。由此可见，本技术与现有技术相比，具有实质性特点和进步，其实施的有益效果也是显而易见的。附图说明图1为本技术实施例提供的一种基于BBU电源的异构混合内存服务器架构示意图。具体实施方式下面结合附图并通过具体实施例对本技术进行详细阐述，以下实施例是对本技术的解释，而本技术并不局限于以下实施方式。如图1所示每本技术实施例提供的一种基于BBU电源的异构混合内存服务器架构，包括计算板1、存储板2和节点控制器3，计算板1连接有BMC模块9，BMC模块9连接有BBU电源10，BMC模块9还与存储板2连接；计算板1上设有CPU4和DRAM，CPU4和DRAM连接；存储板2上设有FPGA芯片、本地内存、远端内存和高速缓冲存储器，高速缓冲存储器、本地内存和远端内存分别与FPGA芯片连接；CPU4通过节点控制器3与FPGA芯片连接。计算板1上CPU4的数量为四个，每个CPU连接一组DRAM；四个CPU4两两连接组成环形互联结构；CPU4与CPU4之间通过QPI总线连接。远端内存为非易失存储器NVM，本地内存为DRAM。FPGA芯片数量为四个，分别为第一FPGA芯片5、第二FPGA芯片6、第三FPGA芯片7和第四FPGA芯片8；存储板2上本地内存数量为四个，第一FPGA芯片5连接两个DRAM，第二FPGA芯片6连接另两个DRAM；第一FPGA芯片5和第三FPGA芯片7连接，第二FPGA芯片6和第四FPGA芯片8连接。第三FPGA芯片7和第四FPGA芯片8分别均包括NVM控制器和DDR控制器，NVM控制器与非易失存储器NVM连接，DDR控制器与高速缓冲存储器DRAMCache连接。CPU4与节点控制器3通过QPI总线连接，节点控制器3与第一FPGA芯片5和第二FPGA芯片6分别通过QPI总线连接；第一FPGA芯片5和第三FPGA芯片7通过NI总线连接，第二FPGA芯片6和第四FPGA芯片8通过NI总线连接；第一FPGA芯片5和第二FPGA芯片6用于将QPI协议转换为NI协议。BBU电源10通过PSUSMBus总线与BMC模块9连接,BMC模块9通过SMBus总线与存储板2连接；通过BMC模块9，在异常掉电时触发系统休眠操作，转为用BBU电源10供电，保证高速缓冲存储器DRAMCache的数据写回非易失存储器NVM。存储板2上第一FPGA芯片5和第二FPGA芯片6是异构混合内存服务器系统中的核心芯片，其主要功能是通过将QPI协议转换为NI协议，实现非易失内存的一致性扩展，并维护非易失内存的全局高速缓冲存储器一致性，并实现全局内存共享。此外，在此架构中，可对系统地址空间进行奇偶切分，第一FPGA芯片5和第二FPGA芯片6各自负责一半NVM地址空间的处理。在CPU端，通过源地址译码器可以将奇偶地址的请求均匀分布到第一FPGA芯片5和第二FPGA芯片6上，每个FPGA实现一个QPIHomeAgent的功能。NVM访存可以在第一FPGA芯片5和第二FPGA芯片6两个FPGA芯片上并行处理，以有效提升远程访存带宽存储板2上第三FPGA芯片7与第一FPGA芯片5之间、第四FPGA芯片8与第二FPGA芯片6之间通过NI总线进行连接，进行高速的信号传输。第三FPGA芯片7和第四FPGA芯片8通过对非易失存储器NVM的控制，可实本文档来自技高网...

【技术保护点】
1.一种基于BBU电源的异构混合内存服务器架构，其特征在于，包括计算板、存储板和节点控制器，计算板连接有BMC模块，BMC模块连接有BBU电源，BMC模块还与存储板连接；计算板上设有CPU和DRAM，CPU和DRAM连接；存储板上设有FPGA芯片、本地内存、远端内存和高速缓冲存储器，高速缓冲存储器、本地内存和远端内存分别与FPGA芯片连接；CPU通过节点控制器与FPGA芯片连接。

【技术特征摘要】
1.一种基于BBU电源的异构混合内存服务器架构，其特征在于，包括计算板、存储板和节点控制器，计算板连接有BMC模块，BMC模块连接有BBU电源，BMC模块还与存储板连接；计算板上设有CPU和DRAM，CPU和DRAM连接；存储板上设有FPGA芯片、本地内存、远端内存和高速缓冲存储器，高速缓冲存储器、本地内存和远端内存分别与FPGA芯片连接；CPU通过节点控制器与FPGA芯片连接。2.根据权利要求1所述的一种基于BBU电源的异构混合内存服务器架构，其特征在于，计算板上CPU的数量为四个，每个CPU连接一组DRAM；四个CPU两两连接组成环形互联结构；CPU与CPU之间通过QPI总线连接。3.根据权利要求2所述的一种基于BBU电源的异构混合内存服务器架构，其特征在于，远端内存为非易失存储器NVM，本地内存为DRAM。4.根据权利要求3所述的一种基于BBU电源的异构混合内存服务器架构，其特征在于，FPGA芯片数量为四个，分别为第一FPGA芯片、第二FPGA芯片、第三FPGA芯片和第四FPGA芯片；存...

【专利技术属性】
技术研发人员：袁晓佳，
申请(专利权)人：郑州云海信息技术有限公司，
类型：新型
国别省市：河南,41