用于阻断沟槽部分的方法技术

一种用于在制造半导体结构期间阻断一条或多条沟槽(700)的一个或多个部分的方法，所述方法包括：a.提供包括一条或多条沟槽(700)、以及介电材料(130)的基材(100)；b.提供第一覆盖层(300)，由此填充一条或多条沟槽(700)；c.用凝结的可光致凝结金属氧化物的区块图案(400)覆盖基材(100)的第一区域，所述基材(100)的第一区域位于所述一个或多个部分的正上方且与之相对应，d.用第二覆盖层(500)覆盖区块图案和第二区域；e.在第二覆盖层(500)上提供掩模层(600)，所述掩模层(600)具有通道图案(800)；以及f.将通道图案(800)和至少一条沟槽(700)的其他部分转移至介电材料(130)中。

Method for blocking trench portion

A method for blocking one or more parts of one or more grooves (700) during the fabrication of a semiconductor structure includes: A. providing a substrate (100) comprising one or more grooves (700) and a dielectric material (130); B. providing a first covering layer (300) from which one or more grooves (700) are filled; C. condensing; A photocoagulable metal oxide block pattern (400) covers a first region of a substrate (100), the first region of which is located directly above and corresponding to one or more parts, D. Covers the block pattern and the second region with a second covering layer (500); E. provides a mask layer (600) on the second covering layer (500). The mask layer (600) has a channel pattern (800); and F. transfers the channel pattern (800) and other parts of at least one groove (700) to the dielectric material (130).

【技术实现步骤摘要】
用于阻断沟槽部分的方法
本专利技术涉及半导体结构中的制造，具体涉及在所述制造期间阻断一个或多个沟槽部分。
技术介绍
在半导体装置的制造中，特别是在先进节点上，需要多个光刻层堆叠体和多个光刻曝光和刻蚀序列用于在生产线后端(BEOL)中形成通道和连接线。用于形成该连接线的典型序列描述于Kobayashi、Shinji等人的“SADP图案化中分析阻断放置误差(AnalyzingblockplacementerrorsinSADPpatterning)”，国际光学工程会议记录(Proc.OfSPIE)，第9779卷，2016。该序列通过形成间隔体限定的构成图案开始，随后提供光刻堆叠体，并进行第一光刻曝光和蚀刻序列，以在沟槽部分上形成阻断。随后，沟槽图案更深地蚀刻到基材中，例如，蚀刻至基材中的硬掩模中，由此，区块(block)限定了沟槽中的中断。一旦将所希望的中断的沟槽图案转移到硬掩模中以形成通道，通常使用第二光刻堆叠体和第二光刻曝光和刻蚀序列来使得通道图案化到硬掩模中。在通道和沟槽图案都蚀刻到硬掩模下的介电质中的适当深度之后，可以用导电金属填充相应的开口以形成通道和连接线。图8中示出了该过程直到在电介质中的蚀刻的流程图。在本领域中还有空间使得BEOL方法更直接。
技术实现思路
本专利技术的一个目的是提供用于BEOL的良好的方法以及结构。本专利技术的一些实施方式的一个优点在于需要较低数量的步骤。上述目的是通过本专利技术所述的一种方法和装置实现的。第一方面中，本专利技术涉及一种用于在制造半导体结构期间阻断一条或多条沟槽(700)的一个或多个部分的方法，所述方法包括：a.提供包括一条或多条沟槽、以及在所述一条或多条沟槽下的介电材料的基材；b.在基材上提供第一覆盖层，由此填充一条或多条沟槽，第一覆盖层具有平坦的顶部表面，第一覆盖层的顶部部分包括相对于凝结的可光致凝结金属氧化物可选择性蚀刻的顶部表面；c.用凝结的可光致凝结金属氧化物的区块图案(blockpattern)覆盖顶部表面的第一区域，顶部表面的第一区域位于所述一个或多个部分的正上方且与之相对应，由此留下顶部表面的第二区域保持未被覆盖，所述顶部表面的第二区域包括其下方的至少一条沟槽的至少另一部分；d.用具有平坦顶部表面的第二覆盖层覆盖区块图案和第二区域，与区块图案和第二区域接触的第二覆盖层的底部部分相对于凝结的可光致凝结金属氧化物以及相对于第一覆盖层的顶部部分可选择性蚀刻；e.在第二覆盖层上提供掩模层，所述掩模层具有通道图案；以及f.将通道图案和至少一条沟槽的其他部分转移至介电材料中。第二方面中，本专利技术涉及一种半导体结构，其包括：i.基材，其包括一条或多条沟槽、以及在一条或多条沟槽下的介电材料；ii.在基材上的第一覆盖层，其填充了一条或多条沟槽，并且具有平坦的顶部表面，第一覆盖层的顶部部分包括相对于凝结的可光致凝结金属氧化物可选择性蚀刻的顶部表面；iii.凝结的可光致凝结金属氧化物的区块图案，所述区块图案覆盖了顶部表面的第一区域，所述第一区域位于一条或多条沟槽的一个或多个部分的正上方且与这些部分相对应，顶部表面的第二区域保持未被覆盖，所述顶部表面的第二区域具有在其下方的至少一条沟槽的至少另一部分；以及iv.具有平坦顶部表面的第二覆盖层，与区块图案和第二区域接触的第二覆盖层底部部分相对于凝结的可光致凝结金属氧化物以及相对于第一覆盖层的顶部部分可选择性蚀刻。本专利技术特定和优选的方面在所附独立和从属权利要求中阐述。可以将从属权利要求中的特征与独立权利要求中的特征以及其它从属权利要求中的特征进行适当组合，而并不仅限于权利要求书中明确所述的情况。虽然本领域中一直存在对装置的改进、改变和发展，但本专利技术的概念被认为代表了充分新和新颖的改进，包括改变现有实践，导致提供了该性质的更有效、更稳定和更可靠的装置。本专利技术的上述和其他特性、特征和优点会在下文具体实施方式中结合附图变得显而易见，其通过实例说明本专利技术的原理。本说明书仅为了举例，而不是限制本专利技术的范围。下文引用的参考图是指附图。附图的简要说明图1a和b是根据本专利技术一个实施方式的两种基材的垂直截面示意图。图2和3是从图1a开始的根据本专利技术一个实施方式在不同制造阶段获得的半导体结构的垂直截面示意图。图4是当使用凝结的可光致凝结金属氧化物掩模层来代替图2(d)中提供的掩模层时所获得的半导体结构的垂直截面示意图。图5是根据本专利技术另一个实施方式在不同制造阶段获得的垂直截面示意图。图6是根据本专利技术另一个实施方式在不同制造阶段获得的垂直截面示意图。图7是根据本专利技术另一个实施方式在不同制造阶段获得的垂直截面示意图。图8是显示现有技术工艺的主要步骤的流程图。图9是显示如图2至3所示根据本专利技术一实施方式的方法的主要步骤的流程图。图10是显示如图4所示根据本专利技术一实施方式的方法的主要步骤的流程图，其中使用凝结的可光致凝结金属氧化物掩模层来代替图2(d)中提供的掩模层。图11是显示如图5所示根据本专利技术另一实施方式的方法的主要步骤的流程图。图12是显示如图6所示根据本专利技术另一实施方式的方法的主要步骤的流程图。图13是显示如图7所示根据另一实施方式的方法的主要步骤的流程图。在不同的图中，相同的附图标记表示相同或类似的元件。说明性实施方式的描述将就具体实施方式并参照某些附图对本专利技术进行描述，但本专利技术并不受此限制，仅由权利要求书限定。描述的附图仅是说明性的且是非限制性的。在附图中，一些元素的尺寸可能被夸大且未按比例尺绘画以用于说明目的。所述尺寸和相对尺寸不与本专利技术实践的实际减小相对应。此外，在说明书和权利要求书中的术语第一、第二、第三等用来区别类似的元件，而不一定是用来描述时间、空间、等级顺序或任何其它方式的顺序。应理解，如此使用的术语在合适情况下可互换使用，本专利技术所述的实施方式能够按照本文所述或说明的顺序以外的其它顺序进行操作。此外，在说明书和权利要求书中，术语顶部、底部、之上、之下等用于描述目的，而不一定用于描述相对位置。应理解，如此使用的术语在合适情况下可互换使用，本专利技术所述的实施方式能够按照本文所述或说明的取向以外的其它取向进行操作。应注意，权利要求中使用的术语“包含”不应解释为被限制为其后列出的部分，其不排除其它元件或步骤。因此，其应被理解为指出所述特征、集成、步骤或组分的存在，但这并不排除一种或多种其它特征、集成、步骤或组分或其组合的存在或添加。因此，表述包含部件“A和B的装置”的范围不应被限制为所述装置仅由组件A和B构成。其表示对于本专利技术，所述装置的相关组件仅为A和B。说明书中提及的“一个实施方式”或“一种实施方式”是指连同实施方式描述的具体特征、结构或特性包括在本专利技术的至少一个实施方式中。因此，在说明书中各处出现的短语“在一个实施方式中”或“在一种实施方式中”不一定全部指同一个实施方式，但可能全部都指同一个实施方式。此外，具体特征、结构或特性可以任何合适方式在一个或多个实施方式中组合，这对于本领域普通技术人员而言是显而易见的。类似地，应理解，在本专利技术的示例性实施方式的描述中，本专利技术的不同特征有时组合成一个单一实施方式、特征或其描述，这是为了简化公开内容并帮助理解本专利技术的一个或多个不同方面。然而，本公开内容中的方法不应被理解为反映一项专利技术，请求保护的本专利技术本文档来自技高网...

【技术保护点】
1.一种用于在制造半导体结构期间阻断一条或多条沟槽(700)的一个或多个部分的方法，所述方法包括：a.提供包括一条或多条沟槽(700)、以及在所述一条或多条沟槽(700)下的介电材料(130)的基材(100)；b.在所述基材(100)上提供第一覆盖层(300)，由此填充所述一条或多条沟槽(700)，所述第一覆盖层(300)具有平坦的顶部表面，所述第一覆盖层(300)的顶部部分——包括所述顶部表面——相对于凝结的可光致凝结金属氧化物可选择性蚀刻；c.用所述凝结的可光致凝结金属氧化物的区块图案(400)覆盖所述顶部表面的第一区域，该顶部表面的第一区域位于所述一个或多个部分的正上方且与之相对应，由此留下顶部表面的第二区域未被覆盖，所述顶部表面的第二区域包括其下方的至少一条沟槽(700)的至少另一部分；d.用具有平坦顶部表面的第二覆盖层(500)覆盖所述区块图案和第二区域，与该区块图案和第二区域接触的第二覆盖层(500)的底部部分相对于凝结的可光致凝结金属氧化物以及相对于第一覆盖层(300)的顶部部分可选择性蚀刻；e.在所述第二覆盖层(500)上提供掩模层(600)，所述掩模层(600)具有通道图案(800)；以及f.将所述通道图案(800)和至少一条沟槽(700)的其他部分转移至所述介电材料(130)中。...

【技术特征摘要】
2017.02.23 EP 17157578.01.一种用于在制造半导体结构期间阻断一条或多条沟槽(700)的一个或多个部分的方法，所述方法包括：a.提供包括一条或多条沟槽(700)、以及在所述一条或多条沟槽(700)下的介电材料(130)的基材(100)；b.在所述基材(100)上提供第一覆盖层(300)，由此填充所述一条或多条沟槽(700)，所述第一覆盖层(300)具有平坦的顶部表面，所述第一覆盖层(300)的顶部部分——包括所述顶部表面——相对于凝结的可光致凝结金属氧化物可选择性蚀刻；c.用所述凝结的可光致凝结金属氧化物的区块图案(400)覆盖所述顶部表面的第一区域，该顶部表面的第一区域位于所述一个或多个部分的正上方且与之相对应，由此留下顶部表面的第二区域未被覆盖，所述顶部表面的第二区域包括其下方的至少一条沟槽(700)的至少另一部分；d.用具有平坦顶部表面的第二覆盖层(500)覆盖所述区块图案和第二区域，与该区块图案和第二区域接触的第二覆盖层(500)的底部部分相对于凝结的可光致凝结金属氧化物以及相对于第一覆盖层(300)的顶部部分可选择性蚀刻；e.在所述第二覆盖层(500)上提供掩模层(600)，所述掩模层(600)具有通道图案(800)；以及f.将所述通道图案(800)和至少一条沟槽(700)的其他部分转移至所述介电材料(130)中。2.如权利要求1所述的方法，其特征在于，在步骤d之后，第二覆盖层(500)直接与第一覆盖层(300)接触。3.如权利要求1或2所述的方法，其特征在于，第一覆盖层(300)包括完全填充所述一条或多条沟槽(700)的平面化层(310)、以及可选地在其上的硬掩模层(320)。4.如权利要求3中所述的方法，其特征在于，所述可选的硬掩模层(320)是旋涂玻璃、SiO2、SiOC、或Si3N4层。5.如前述权利要求中任一项所述的方法，其特征在于，在步骤e之后，第二覆盖层(500)直接与掩模层(600)、区块图案(400)、以及顶部表面的第二区域接触。6.如前述权利要求中任一项所述的方法，其特征在于，第二覆盖层(500)包括旋涂玻璃层(510)和/或旋涂碳层(520)。7...

【专利技术属性】
技术研发人员：B·T·单，毛明，P·德谢佩尔，M·柯西斯，
申请(专利权)人：IMEC非营利协会，
类型：发明
国别省市：比利时,BE