基于FPGA的局部重配置系统技术方案

本实用新型专利技术公开了基于FPGA的局部重配置系统，包括上位机、串口、FPGA芯片、SD卡和DDR3存储器，上位机通过串口与FPGA芯片连接，FPGA芯片包括处理器系统和可编程逻辑系统，处理器系统分别与SD卡和DDR3存储器连接，SD卡中存储有配置文件，在所述可编程逻辑系统中划分一个通用运算单元，通用运算单元中设有重配置模块，并且通用运算单元与处理器系统连接；其中，所述处理器系统用于将配置文件从SD卡中加载至DDR3存储器内，通用运算单元通过处理器系统直接从DDR3存储器中获取重配置模块的配置文件，可通过PCAP端口在线实时进行算法的重新配置与升级，提高了资源的利用率、降低了功耗和成本。

Local reconfiguration system based on FPGA

The utility model discloses a local reconfiguration system based on FPGA, which comprises a host computer, a serial port, an FPGA chip, an SD card and a DDR3 memory. The host computer is connected with the FPGA chip through a serial port. The FPGA chip includes a processor system and a programmable logic system. The processor system is connected with the SD card and the DDR3 memory respectively, and the SD card is stored in the SD card. A configuration file is divided into a general-purpose operation unit in the programmable logic system, in which a reconfiguration module is provided and the general-purpose operation unit is connected to the processor system, wherein the processor system is used to load the configuration file from the SD card into the DDR3 memory and the general-purpose operation unit is processed. The configuration file of reconfiguration module is obtained directly from DDR3 memory, and the algorithm can be reconfigured and upgraded online and real-time through PCAP port, which improves the utilization of resources, reduces power consumption and costs.

【技术实现步骤摘要】
基于FPGA的局部重配置系统
本技术涉及FPGA配置
，尤其涉及一种基于FPGA的局部重配置系统。
技术介绍
FPGA拥有丰富的可编程资源和IP核，而且具备高速并行的特性，这使得其成为高速处理和高速运算的理想器件，在数字信号处理、高速信号采集和通信领域发挥越来越重要的作用；但是由于大部分FPGA运行过程中已经配置的资源无法动态的重新配置，对于有些不是实时运行的算法而言，即使空闲阶段也会占用资源造成浪费和额外的功耗，而在更改部分算法时则需要整块FPGA重新配置，这又对需要实时运行的算法造成影响。
技术实现思路
本技术的目的在于提供一种具有动态局部重配置功能的基于FPGA的局部重配置系统。本技术的目的是通过以下技术方案实现的：基于FPGA的局部重配置系统，包括上位机、串口、FPGA芯片、SD卡和DDR3存储器，上位机通过串口与FPGA芯片连接，FPGA芯片包括处理器系统和可编程逻辑系统，处理器系统分别与SD卡和DDR3存储器连接，SD卡中存储有配置文件，所述FPGA芯片为Zynq-7000FPGA芯片，所述Zynq-7000FPGA芯片具有PCAP端口；在所述可编程逻辑系统中划分一个通用运算单元，通用运算单元中设有重配置模块，并且通用运算单元与处理器系统连接；所述处理器系统用于将配置文件从SD卡中加载至DDR3存储器内，通用运算单元通过处理器系统直接从DDR3存储器中获取重配置模块的配置文件，并通过PCAP端口动态配置到通用运算单元。进一步地，所述重配置模块上设有AXI-Lite接口和AXI-stream接口，处理器系统与AXI-Lite接口连接，用于控制重配置模块；同时，处理器系统还与AXI-stream接口连接，用于重配置模块从DDR3存储器中获取数据并存储结果。进一步地，所述配置文件为信号测量模块配置文件、低通滤波器模块配置文件和基本浮点运算模块配置文件中的任意一个。本技术在FPGA芯片内划分一个通用运算单元，并在通用运算单元中设置重配置模块，FPFG内设的处理器系统通过PCAP端口动态控制通用运算单元并将重配置模块配置成不同的功能，实现了动态配置通用运算单元，提高了资源的利用率；并且通用运算单元以外的其它模块不受重配置过程的影响仍能正常工作；可在线实时进行算法的重新配置与升级，提高了资源的利用率、降低了功耗和成本。附图说明图1为本技术的结构框图。图2为本技术信号测量模块的结构框图。图3为本技术低通滤波器模块的结构框图。图4为本技术基本浮点运算模块的结构框图。具体实施方式如图1所示，本实施例提供的基于FPGA的局部重配置系统包括上位机、串口、FPGA芯片、SD卡和DDR3存储器，所述上位机通过串口向FPGA芯片发送控制命令和接收状态信息，并在系统运行前将配置文件存储到SD卡中，所述配置文件为信号测量模块配置文件、低通滤波器模块配置文件和基本浮点运算模块配置文件中的任意一个。所述FPGA芯片采用Zynq-7000FPGA芯片，该芯片包括处理器系统和可编程逻辑系统，所述处理器系统包括ARM内核处理器系统、内存接口和IO外设接口，内存接口与DDR3存储器连接，IO外设接口与SD卡连接，在所述可编程逻辑系统中划分一块局部重配置分区构成一个通用运算单元，通用运算单元内设置重配置模块，重配置模块内设有AXI-Lite接口和AXI-stream接口，ARM内核处理器系统与AXI-Lite接口连接，用于控制重配置模块；同时，ARM内核处理器系统还与AXI-stream接口连接，用于重配置模块与DDR3存储器之间数据交互。如图2所示，所述信号测量模块包括上升沿检测模块、周期测量模块、频率计算模块和占空比测量模块，信号测量模块通过AXI-stream接口从DDR3存储器中获取数据源，数据源进入上升沿检测模块检测出上升沿信号，周期测量模块和占空比测量模块根据上升沿信号和数据源测量出周期信号和占空比信号；频率计算模块根据测量出来的上升沿信号、周期信号和数据源计算出频率信号，最后周期信号、占空比信号和频率信号再通过AXI-stream接口存储到DDR3存储器。如图3所示，所述低通滤波器模块包括用于延时保留过去数值的寄存器、用于与参数相乘的乘法器以及加法器。如图4所示，所述基本浮点运算模块包括浮点加法、浮点乘法和浮点除法三个子模块，所述浮点减法是将浮点加法的减数符号取反，所述基本浮点运算模块还包括一个用于选择何种基本运算结果输出的选择输出子模块，所述选择输出子模块是由ARM内核处理器系统通过AXI-Lite接口控制的。本技术的工作流程为：先将配置文件通过上位机存储到SD卡中，将需要测量的数据源存储到DDR3存储器中，ARM内核处理器系统接收到上位机发送的控制命令信息后启动，将SD卡中的配置文件暂存至DDR3存储器中，重配置模块通过ARM内核处理器系统直接从DDR3存储器中获取配置文件，动态配置通用运算单元，动态配置完成后，再从DDR3存储器读取数据源，并对数据源进行运算，并将运算结果存储至DDR3存储器，上位机通过串口可获得运算结果。以上所述仅是本技术优选的实施方式，但本技术的保护范围并不局限于此，任何基于本技术所提供的技术方案和技术构思进行的改造和替换都应涵盖在本技术的保护范围内。本文档来自技高网...

【技术保护点】
1.基于FPGA的局部重配置系统，包括上位机、串口、FPGA芯片、SD卡和DDR3存储器，上位机通过串口与FPGA芯片连接，FPGA芯片包括处理器系统和可编程逻辑系统，处理器系统分别与SD卡和DDR3存储器连接，SD卡中存储有配置文件，其特征在于：所述FPGA芯片为Zynq‑7000FPGA芯片，所述Zynq‑7000FPGA芯片具有PCAP端口；在所述可编程逻辑系统中划分一个通用运算单元，通用运算单元中设有重配置模块，且通用运算单元与处理器系统连接；所述处理器系统用于将配置文件从SD卡中加载至DDR3存储器内，通用运算单元通过处理器系统直接从DDR3存储器中获取重配置模块的配置文件，并通过PCAP端口动态配置到通用运算单元。

【技术特征摘要】
1.基于FPGA的局部重配置系统，包括上位机、串口、FPGA芯片、SD卡和DDR3存储器，上位机通过串口与FPGA芯片连接，FPGA芯片包括处理器系统和可编程逻辑系统，处理器系统分别与SD卡和DDR3存储器连接，SD卡中存储有配置文件，其特征在于：所述FPGA芯片为Zynq-7000FPGA芯片，所述Zynq-7000FPGA芯片具有PCAP端口；在所述可编程逻辑系统中划分一个通用运算单元，通用运算单元中设有重配置模块，且通用运算单元与处理器系统连接；所述处理器系统用于将配置文件从SD卡中加载至DDR3存储器内，通用运算单元通过处理器系统直...

【专利技术属性】
技术研发人员：王术群，黄晓伟，
申请(专利权)人：西南民族大学，
类型：新型
国别省市：四川,51