物理层单元中的兼容C-Phy及/或D-Phy标准的重复IO结构制造技术

本发明专利技术公开了一种位于一物理层单元中的电路，该电路包括两个三线组与该两个三线组之间的一共通线，其中每个三线组包括三条线以传输数据，该共通线可配置为信号线以传输数据，或是配置为屏蔽线以减少两个三线组间的干扰。此外，一个四IO区块可被设计为用于支持D‑PHY的两个通道或是C‑PHY的一个三线组以传输数据，其中该四IO区块具有一共通线，其可被配置为D‑PHY的一信号线以传输数据或是C‑PHY的一屏蔽线以减少两个三线组间的干扰。多个相同的四IO区块的多个芯片垫片可以沿同一方向布置，以防止D‑PHY通道或C‑PHY三线组之间的性能差异。

【技术实现步骤摘要】
物理层单元中的兼容C-Phy及/或D-Phy标准的重复IO结构
本专利技术涉及物理层单元中的IO架构，具体涉及物理层单元中的多个IO垫片布置。
技术介绍
MIPI联盟的Phy工作组为高速物理层设计开发了三个规范，以支持多种应用需求。D-PHY标准主要用于支持使用差分信号来传输数据的摄影机或显示屏等应用。C-PHY标准使用3相符号编码技术于三条在线传输数据，其中每一符号可提供2.28位的容量，而C-PHY可达到每秒传输25亿(2.5Giga)符号。C-PHY具有许多与D-PHY相同的特性，因为C-PHY的许多部分都是从D-PHY调适而来。C-PHY能够与D-PHY可使用相同的一组芯片垫片，以便能够设计支持C-PHY标准与D-PHY标准的双模芯片。图1示出了D-PHY的波形图100，其中D-PHY中的每个通道101、102、103分别由一对差分信号线组成，其中信道102、103为数据信道以传输数据，信道101为频率信道以采样数据信道中的数据。D-PHY通常具有多条信道，例如4条数据信道以传输数据以及1条频率信道以采样数据信道中的数据，在D-PHY中可被简称为4D1C操作模式，其中4D1C本文档来自技高网...

【技术保护点】
1.一种位于一物理层单元中的电路，所述电路包括两个三线组以及一屏蔽线，其特征在于，所述两个三线组中的每一个三线组包括用于传输信号的三条信号线，且所述屏蔽线位于所述两个三线组之间，以减少所述两个三线组之间的信号干扰。

【技术特征摘要】
2017.02.21 US 62/461,2471.一种位于一物理层单元中的电路，所述电路包括两个三线组以及一屏蔽线，其特征在于，所述两个三线组中的每一个三线组包括用于传输信号的三条信号线，且所述屏蔽线位于所述两个三线组之间，以减少所述两个三线组之间的信号干扰。2.如权利要求1所述的电路，其特征在于，所述电路包括至少两个四IO区块，其中一第一四IO区块包括一第一三线组与一第一屏蔽线，以及一第二四IO区块包括一第二三线组和一第二屏蔽线，其中，所述第一屏蔽线位于所述第一三线组与所述第二三线组之间，以减少所述第一三线组与所述第二三线组之间的信号干扰。3.如权利要求1所述的电路，其特征在于，所述屏蔽线被配置为浮动或一直流电压。4.如权利要求2项所述的电路，其特征在于，所述至少两个四IO区块相邻配置，以形成一由交错垫片构成的重复结构。5.如权利要求2所述的电路，其特征在于，所述至少两个四IO区块相邻配置，以形成一由线排垫片构成的重复结构。6.如权利要求2所述的电...

【专利技术属性】
技术研发人员：王怀德，洪志谦，
申请(专利权)人：円星科技股份有限公司，
类型：发明
国别省市：中国台湾,71