一种高效的HDLC基带帧封装方法技术

本发明专利技术涉及一种高效的基带帧封装方法，去掉了地址字段和控制字段，由于在IP报文中已经携带了源地址和目的地址，因此可以去掉地址字段和控制字段，提高了信息字段的效率。

An efficient HDLC baseband frame encapsulation method

The invention relates to an efficient baseband frame encapsulation method, which removes the address field and the control field. Since the source address and the destination address are already carried in the IP message, the address field and the control field can be removed, thus improving the efficiency of the information field.

【技术实现步骤摘要】
一种高效的HDLC基带帧封装方法
本专利技术涉及通信
，特别是点对点的卫星通信设备基带帧封装方法。
技术介绍
HDLC(HighLevelDataLinkControl，高级数据链路层控制规程)是面向比特的数据链路控制协议的典型代表，该协议不依赖于任何一种字符编码集；数据报文可透明传输，用于实现透明传输的“0比特插入法”易于硬件实现；全双工通信，有较高的数据链路传输效率；所有帧采用循环冗余校验(CyclicRedundancyCheck，CRC)，对信息帧进行顺序编号，可防止漏收或重发，传输可靠性高；传输控制功能与处理功能分离，具有较大灵活性。现有的HDLC封装方法是将数据帧分为了5个字段：标志字段，地址字段，控制字段，信息字段，校验字段；使用透明传输，将除标志字段之外的字段采用“0比特插入法”，使之不会出标志字段，以供解封装时恢复数据包。具体的封装格式如下：标志字段地址字段控制字段信息字段校验字段标志字段8bit(0x7E)8bit8bit/16bit8nbit16bit(CRC16)8bit(0x7E)在卫星通信领域中，发送信息步骤为：原始数据包(IP包)->基带帧->映射->物理帧。在采用一个物理帧只包含一个基带帧的物理帧封装方式时，物理帧的封装效率固定，因此在带宽确定的情况下，基带帧的封装效率就直接决定了信息的吞吐率。一个低效率的封装方法会带入相当大的传输延时和抖动，而一种高效的封装方法能够保证信息的低时延以及低抖动，从而使视频，语音等信号更加的流畅。
技术实现思路
本专利技术的目的是，针对现有技术不足，设计一种高效的基带帧封装方法，用以解决点对点通信中传输IP报文的吞吐率问题。本专利技术通过以下技术方案实现：一种高效的基带帧封装方法，其特征在于，所述基带帧封装采用的封装格式为：一种高效的基带帧封装方法，其特征在于，在数据帧发送时包括以下步骤：步骤1)：采用并串转换模块将8bit字节型数据转换为单bit数据；步骤2)：基于IP包的开始标识，采用加扰模块PRBS31对数据包进行加扰，打乱原始IP包中的0、1序列；步骤3)：采用0比特插入模块对数据包进行0bit插入，出包头外，在连续出现5个1插入1个0；步骤4)：采用CRC校验模块添加包校验CRC；步骤5)：采用标志字段插入模块进行标志字段0x7E插入；步骤6)：采用串并转换模块将单bit数据转换为4bit字节型数据。一种高效的基带帧封装方法，其特征在于，在数据帧接收时包括以下步骤：步骤1)：采用并串转换模块将4bit字节型数据转换为单bit数据；步骤2)：采用标志字段检测模块对标志字段0x7E进行滑动检测；步骤3)：采用CRC校验模块进行CRC16校验；步骤4)：采用0比特去除模块对数据包进行0bit除去，在连续出现5个1去除后边的0；步骤5)：采用解扰模块PRBS31对打乱的数据进行还原；步骤6)：采用串并转换模块将单bit数据转换为8bit字节型数据。本专利技术提供了一种高效的基带帧封装方法，与现有技术相比：1、本专利技术去掉了地址字段和控制字段，由于在IP报文中已经携带了源地址和目的地址，因此可以去掉地址字段和控制字段，提高了信息字段的效率。2、本专利技术不使用透明传输，而是在封装之前使用加扰模块打乱原始0、1序列，使原始信息0和1变得相对随机，尽量的减小标志字段出现的概率，然后将加扰后的信息比特再进行“0比特插入法”；在不加扰的情况下，直接对数据包进行HDLC封装的效率大概为70％左右，在加扰之后，再对数据进行HDLC封装的效率为93％左右，大大提高了HDLC封装的效率。附图说明图1是本专利技术中HDLC基带帧封装方法中的数据帧接收流程框图。图2是本专利技术中HDLC基带帧封装方法接收的结构示意图。具体实施方式参阅附图1对本专利技术做进一步描述。本专利技术涉及一种高效的基带帧封装方法，其特征在于，所述基带帧封装采用的封装格式为：一种高效的基带帧封装方法，其特征在于，在数据帧发送时包括以下步骤：步骤1)：采用并串转换模块将8bit字节型数据转换为单bit数据；步骤2)：基于IP包的开始标识，采用加扰模块PRBS31对数据包进行加扰，打乱原始IP包中的0、1序列；步骤3)：采用0比特插入模块对数据包进行0bit插入，出包头外，在连续出现5个1插入1个0；步骤4)：采用CRC校验模块添加包校验CRC；步骤5)：采用标志字段插入模块进行标志字段0x7E插入；步骤6)：采用串并转换模块将单bit数据转换为4bit字节型数据。一种高效的基带帧封装方法，其特征在于，在数据帧接收时包括以下步骤：步骤1)：采用并串转换模块将4bit字节型数据转换为单bit数据；步骤2)：采用标志字段检测模块对标志字段0x7E进行滑动检测；步骤3)：采用CRC校验模块进行CRC16校验；步骤4)：采用0比特去除模块对数据包进行0bit除去，在连续出现5个1去除后边的0；步骤5)：采用解扰模块PRBS31对打乱的数据进行还原；步骤6)：采用串并转换模块将单bit数据转换为8bit字节型数据。与现有技术相比，本专利技术去掉了地址字段和控制字段，由于在IP报文中已经携带了源地址和目的地址，因此可以去掉地址字段和控制字段，提高了信息字段的效率。本专利技术不使用透明传输，而是在封装之前使用加扰模块打乱原始0、1序列，使原始信息0和1变得相对随机，尽量的减小标志字段出现的概率，然后将加扰后的信息比特再进行“0比特插入法”；在不加扰的情况下，直接对数据包进行HDLC封装的效率大概为70％左右，在加扰之后，再对数据进行HDLC封装的效率为93％左右，大大提高了HDLC封装的效率。按照以上描述，即可对本专利技术进行应用。以上所述，仅为本专利技术较佳的具体实施方式，但本专利技术的保护范围并不局限于此，任何熟悉本
的技术人员在本专利技术揭露的技术范围内，根据本专利技术的技术方案及其专利技术构思加以等同替换或改变，都应涵盖在本专利技术的保护范围之内。本文档来自技高网...

【技术保护点】
1.一种高效的基带帧封装方法，其特征在于，所述基带帧封装采用的封装格式为：

【技术特征摘要】
1.一种高效的基带帧封装方法，其特征在于，所述基带帧封装采用的封装格式为：2.根据权利要求1所述的高效的基带帧封装方法，其特征在于，所述基带帧封装在数据帧发送时包括以下步骤：步骤1)：采用并串转换模块将8bit字节型数据转换为单bit数据；步骤2)：基于IP包的开始标识，采用加扰模块PRBS31对数据包进行加扰，打乱原始IP包中的0、1序列；步骤3)：采用0比特插入模块对数据包进行0bit插入，出包头外，在连续出现5个1插入1个0；步骤4)：采用CRC校验模块添加包校验CRC；步骤5)：采用标志字段插入模块进行标志字段0x7E插入；步骤...

【专利技术属性】
技术研发人员：赵明，
申请(专利权)人：四川安迪科技实业有限公司，
类型：发明
国别省市：四川,51