半导体装置封装和其制造方法制造方法及图纸

本发明专利技术提供一种半导体装置封装，所述半导体装置封装包含：第一电路层，其具有第一表面和与所述第一侧相对的第二表面；第一电子组件；屏蔽元件；屏蔽层；以及模制层。所述第一电子组件安置于所述第一电路层的所述第一表面上，且电连接到所述第一电路层。所述屏蔽元件安置于所述第一电路层的所述第一表面上，且电连接到所述第一电路层。所述屏蔽元件安置为邻近于所述第一电子组件的至少一个侧。所述屏蔽层安置于所述第一电子组件和所述屏蔽元件上，且所述屏蔽层电连接到所述屏蔽元件。所述模制层囊封所述第一电子组件、所述屏蔽元件和所述屏蔽层的部分。

Semiconductor device encapsulation and manufacturing method thereof

The invention provides a semiconductor device package comprising a first circuit layer having a first surface and a second surface opposite the first side; a first electronic assembly; a shielding element; a shielding layer; and a molded layer. The first electronic component is disposed on the first surface of the first circuit layer and is electrically connected to the first circuit layer. The shielding element is disposed on the first surface of the first circuit layer and is electrically connected to the first circuit layer. The shielding element is positioned at least one side adjacent to the first electronic component. The shielding layer is arranged on the first electronic component and the shielding element, and the shielding layer is electrically connected to the shielding element. The molded layer encapsulates the first electronic component, the shielding element and the shielding layer.

【技术实现步骤摘要】
半导体装置封装和其制造方法
本揭示涉及半导体装置封装和其制造方法，且更确切地说，涉及具有良好屏蔽和热耗散性能的半导体装置封装和其制造方法。
技术介绍
半导体装置封装可包含可以产生电磁干扰(EMI)的以特定频率操作的电子装置，例如，射频集成电路(RFIC)。当半导体装置封装的组件的布局密度增加且当半导体装置封装变得微型化时，EMI可能成为严重的问题。此外，半导体装置封装的散热是另一个关注的问题。
技术实现思路
在一些实施例中，根据一个方面，半导体装置封装包含：第一电路层，其具有第一表面和与所述第一表面相对的第二表面；第一电子组件；屏蔽元件；屏蔽层；以及模制层。所述第一电子组件安置于所述第一电路层的所述第一表面上，且电连接到所述第一电路层。所述屏蔽元件安置于所述第一电路层的所述第一表面上，且电连接到所述第一电路层。所述屏蔽元件安置为邻近于所述第一电子组件的至少一个侧。所述屏蔽层安置于所述第一电子组件和所述屏蔽元件上，且所述屏蔽层电连接到所述屏蔽元件。所述模制层囊封所述第一电子组件、所述屏蔽元件和所述屏蔽层的部分。所述模制层的上表面和所述屏蔽层的上表面大体上共面。在一些实施例中，根据另一方面，半导体装置封装包含：电路层，其具有第一表面和与所述第一表面相对的第二表面；第一电子组件；第二电子组件；屏蔽元件；模制层；以及屏蔽层。所述第一电子组件安置于所述电路层的所述第一表面上。所述第一电子组件包含朝向所述第一表面延伸且电连接到所述电路层的多个第一导电桩。所述第二电子组件安置于所述电路层的所述第一表面和所述第一电子组件上。所述第二电子组件包含朝向所述第一表面延伸的多个第二导电桩且电连接到所述电路层，所述第二电子组件部分地重叠所述第一电子组件，所述第二导电桩中的至少一个的长度大于所述第一导电桩中的至少一个的长度。所述屏蔽元件安置于所述第一表面上且电连接到所述电路层，且所述屏蔽元件安置为邻近于所述第一电子组件的至少一个侧且邻近于所述第二电子组件的至少一个侧。所述模制层囊封所述第一电子组件、所述第二电子组件和所述屏蔽元件。所述屏蔽层安置于所述模制层上且电连接到所述屏蔽元件。所述载体安置于所述屏蔽层上。在一些实施例中，根据另一方面，制造半导体装置封装的方法包含在载体上形成屏蔽层；在所述屏蔽层上形成屏蔽元件；在所述屏蔽层上安置第一电子组件；安置模制层，以囊封所述屏蔽层、所述屏蔽元件和所述第一电子组件；以及在所述模制层、所述屏蔽元件和所述第一电子组件上形成第一电路层。附图说明当结合附图阅读时，从以下详细描述中最好地理解本揭示的一些实施例的方面。应注意，各种结构可能未按比例绘制，且各种结构的尺寸可为了论述的清楚起见而任意增大或减小。图1是根据本揭示的一些实施例的半导体装置封装的截面图。图2A、图2B、图2C、图2D、图2E、图2F和图2G说明根据本揭示的一些实施例的半导体装置封装的制造方法的实例。图3是根据本揭示的一些实施例的半导体装置封装的截面图。图4是根据本揭示的一些实施例的半导体装置封装的截面图。图5是根据本揭示的一些实施例的半导体装置封装的截面图。图6A、图6B、图6C、图6D、图6E、图6F、图6G和图6H说明根据本揭示的一些实施例的半导体装置封装的制造方法的实例。图7是根据本揭示的一些实施例的半导体装置封装的截面图。图8是根据本揭示的一些实施例的半导体装置封装的截面图。图9A、图9B、图9C、图9D、图9E和图9F说明根据本揭示的一些实施例的半导体装置封装的制造方法的实例。具体实施方式以下揭示提供用于实施所提供主题的不同特征的许多不同实施例或实例。下文描述组件和布置的具体实例，以阐释本揭示的某些方面。当然，这些只是实例且并不意欲为限制性的。举例来说，在以下描述中，第一特征在第二特征上或上的形成可包含第一特征与第二特征直接接触地形成的实施例，且还可包含额外特征可形成于第一特征与第二特征之间以使得第一特征与第二特征可以不直接接触的实施例。此外，本揭示可重复参考数字和/或字母来指代各种实例的组件。此重复是出于简单和清楚的目且未必暗示由相同参考数字和/或字母所指代的组件是相同的。举例来说，一些此类组件可在一些方面类似，但可在其它方面不同。除非另外指定，否则例如“在……上方”、“在……下方”、“上”、“左”、“右”、“下”、“顶部”、“底部”、“竖直”、“水平”、“侧”、“高于”、“低于”、“上部”、“在……上”、“在……下”等等的空间描述是相对于图中所展示的定向加以指示。应理解，本文中所使用的空间描述仅是出于说明的目，且本文中所描述的结构的实际实施方案可以任何定向或方式在空间上布置，其限制条件为本专利技术的实施例的优点不因此布置而有偏差。以下描述是针对半导体装置封装。在一些实施例中，半导体装置封装包含：屏蔽元件，其安置于电路层上且安置为邻近于电子组件的至少一个侧；和屏蔽层，其安置于电子组件上且电连接到屏蔽元件。屏蔽层和屏蔽元件经配置以充当用于电子组件的EMI护罩和散热片，且提供接地路径。以下描述还针对制造半导体装置封装的方法，如下文所论述。图1是根据本揭示的一些实施例的半导体装置封装1的截面图。如图1中所示，半导体装置封装1包含第一电路层28、第一电子组件20、屏蔽元件16、屏蔽层14和模制层24。第一电路层28包含面向第一电子组件20的第一表面281和与第一表面281相对的第二表面282。在一些实施例中，第一电路层28包含重布层(RDL)，所述重布层(RDL)经配置以重路由对应于第一电子组件20的输入/输出(I/O)接触件的输入/输出路径。在一些实施例中，第一电路层28包含可邻近于彼此或在彼此上堆叠的一或多个导电布线层和一或多个介电层。在一些实施例中，接近第二表面282的导电布线层可充当或可包含接合垫，例如，凸块下金属(UBM)。第一电子组件20安置于第一电路层28的第一表面281上，且电连接到第一电路层28。在一些实施例中，第一电子组件20包含其中形成有集成电路(IC)的半导体裸片。在一些实施例中，第一电子组件20包含(但不限于)例如专用IC(ASIC)的有源组件、例如高带宽存储器(HBM)组件或另一有源组件的存储器组件，和/或例如电容器、电感器、电阻器或其类似物的无源组件。在一些实施例中，导电桩(conductivepillar)22(例如，金属桩)安置于第一电子组件20的底部表面20B下，且第一电子组件20经由导电桩22电连接到第一电路层28。借助于实例，导电桩22包含(但不限于)铜桩。屏蔽元件16安置于第一电路层28的第一表面281上，且电连接到第一电路层28。屏蔽元件16安置为邻近于第一电子组件20的至少一个侧20S。借助于实例，屏蔽元件16可安置为邻近于第一电子组件20的一个侧20S、两个侧20S、三个侧20S或多个侧20S。在一些实施例中，屏蔽元件16环绕第一电子组件20的侧20S，以屏蔽第一电子组件20免受EMI影响。在一些实施例中，屏蔽元件16经配置以充当接地路径的部件。在一些实施例中，屏蔽元件16由例如金属或金属合金的导电材料形成。借助于实例，导电材料可包含(但不限于)铜、铜合金，或其类似物。屏蔽层14安置于第一电子组件20和屏蔽元件16上。在一些实施例中，屏蔽层14由例如金属或合金的导电材料形成本文档来自技高网...

【技术保护点】
1.一种半导体装置封装，其包括：第一电路层，其具有第一表面和与所述第一表面相对的第二表面；第一电子组件，其安置于所述第一电路层的所述第一表面上，且电连接到所述第一电路层；屏蔽元件，其安置于所述第一电路层的所述第一表面上，且电连接到所述第一电路层，其中所述屏蔽元件安置为邻近于所述第一电子组件的至少一个侧；屏蔽层，其安置于所述第一电子组件和所述屏蔽元件上，其中所述屏蔽层电连接到所述屏蔽元件；以及模制层，其囊封所述第一电子组件、所述屏蔽元件和所述屏蔽层的部分，其中所述模制层的上表面和所述屏蔽层的上表面大体上共面。

【技术特征摘要】
2017.02.10 US 15/430,3551.一种半导体装置封装，其包括：第一电路层，其具有第一表面和与所述第一表面相对的第二表面；第一电子组件，其安置于所述第一电路层的所述第一表面上，且电连接到所述第一电路层；屏蔽元件，其安置于所述第一电路层的所述第一表面上，且电连接到所述第一电路层，其中所述屏蔽元件安置为邻近于所述第一电子组件的至少一个侧；屏蔽层，其安置于所述第一电子组件和所述屏蔽元件上，其中所述屏蔽层电连接到所述屏蔽元件；以及模制层，其囊封所述第一电子组件、所述屏蔽元件和所述屏蔽层的部分，其中所述模制层的上表面和所述屏蔽层的上表面大体上共面。2.根据权利要求1所述的半导体装置封装，其中所述屏蔽层与所述第一电子组件相接触。3.根据权利要求2所述的半导体装置封装，其中所述屏蔽层与所述屏蔽元件之间的第一界面和所述屏蔽层与所述第一电子组件之间的第二界面大体上共面。4.根据权利要求1所述的半导体装置封装，其进一步包括导热元件，所述导热元件安置于所述第一电子组件与所述屏蔽层之间。5.根据权利要求4所述的半导体装置封装，其中所述屏蔽层与所述屏蔽元件之间的第一界面和所述屏蔽层与所述导热元件之间的第二界面大体上共面。6.根据权利要求1所述的半导体装置封装，其中所述模制层包括多个填充物，且邻近于所述第一电路层的至少一些填充物具有至少一个剖切面。7.根据权利要求1所述的半导体装置封装，其中所述屏蔽元件的宽度大于所述屏蔽层的厚度。8.根据权利要求1所述的半导体装置封装，其进一步包括多个第一导体，所述多个第一导体安置于所述第一电路层的所述第二表面上，且电连接到所述第一电路层。9.根据权利要求1所述的半导体装置封装，其中所述屏蔽元件环绕所述第一电子组件的所有侧。10.根据权利要求1所述的半导体装置封装，其进一步包括：第二电子组件，其安置于所述第一电路层的所述第一表面上，且电连接到所述第一电路层；以及屏蔽隔室，其安置于所述第一电路层的所述第一表面上且安置于所述第一电子组件与所述第二电子组件之间，其中所述屏蔽隔室电连接到所述第一电路层和所述屏蔽层。11.根据权利要求1所述的半导体装置封装，其进一步包括：至少一个导电柱，其延伸通过所述模制层且电连接到所述第一电路层；第二电路层，其安置于所述模制层、所述屏蔽层和所述至少一个导电柱上，且电连接到所述屏蔽层和所述至少一个导电柱；以及电子装置，其安置于所述第二电路层上且电连接到所述第二电路层。12.根据权利要求11所述的半导体装置封装，其进一步包括多个第二导体，所述多个第二导体安置...

【专利技术属性】
技术研发人员：陈天赐，陈光雄，王圣民，王奕程，许文政，彭淯慈，
申请(专利权)人：日月光半导体制造股份有限公司，
类型：发明
国别省市：中国台湾,71