半导体装置封装及其制造方法制造方法及图纸

一种半导体装置封装包含：载体；半导体装置；盖；导电柱；第一图案化导电层；导电元件，其安置于所述第一导电柱与所述第一图案化导电层之间；以及粘着层，其安置于所述盖与所述载体之间。所述导电柱电连接到所述第一图案化导电层。所述半导体装置电连接到所述第一图案化导电层。所述盖安置于所述载体上，且所述盖包含电连接到所述第一导电柱的第二图案化导电层。

Semiconductor device encapsulation and manufacturing method thereof

A semiconductor device package includes a carrier; a semiconductor device; a cover; a conductive column; a first patterned conductive layer; a conductive element arranged between the first conductive column and the first patterned conductive layer; and an adhesive layer arranged between the cover and the carrier. The conductive column is electrically connected to the first patterned conductive layer. The semiconductor device is electrically connected to the first patterned conductive layer. The cover is arranged on the carrier and comprises a second patterned conductive layer electrically connected to the first conductive column.

【技术实现步骤摘要】
半导体装置封装及其制造方法相关申请案的交叉参考本申请案主张2017年2月10日提交的第62/457,737号美国临时申请案的权益及优先权及2018年1月2日提交的第15/860,567号美国申请案的权益及优先权，所述美国临时申请案的内容以全文引用的方式并入本文中。
本专利技术涉及一种半导体装置封装，且涉及一种包含具有图案化导电层的载体及具有图案化导电层的盖的半导体装置封装，载体的图案化导电层及盖的图案化导电层形成电环路。
技术介绍
在光学装置封装中，光源安置于载体上，且透明盖附接到所述载体以覆盖光源。为了在透明盖从载体拆离的情况下防止光源的光直接照射人的眼睛，可使用额外的不透明盖以将透明盖紧固到载体。然而，包含不透明盖可能增加光学装置封装的成本。此外，不透明盖可能不利地影响光学装置封装的性能(例如，可能减小光穿过的透明盖的面积)。另外，不透明盖可能增大光学装置封装的大小/尺寸。
技术实现思路
在一些实施例中，根据一个方面，一种半导体装置封装包含载体、半导体装置、盖、导电元件及安置于所述盖与所述载体之间的粘着层。所述载体包含第一图案化导电层及电连接到所述第一图案化导电层的第一导电柱。所述导电元件安置于所述第一导电柱与所述第一图案化导电层之间。所述半导体装置电连接到所述第一图案化导电层。所述盖安置于所述载体上，且所述盖包含电连接到所述第一导电柱的第二图案化导电层。在一些实施例中，根据另一方面，一种半导体装置封装包含：载体，其包含图案化导电层；光源，其安置于所述载体上；以及盖，其安置于所述载体上。所述光源电连接到所述图案化导电层。所述盖覆盖所述光源，且包含导电迹线。所述图案化导电层及所述导电迹线构成电路的至少一部分。附图说明图1A说明根据本专利技术的一些实施例的半导体装置封装的透视图。图1B说明根据本专利技术的一些实施例的半导体装置封装的透视图。图1C说明根据本专利技术的一些实施例的半导体装置封装的透视图。图1D说明根据本专利技术的一些实施例的半导体装置封装的布局。图1E说明根据本专利技术的一些实施例的半导体装置封装的横截面图。图1F说明根据本专利技术的一些实施例的半导体装置封装的横截面图。图2A说明根据本专利技术的一些实施例的半导体装置封装的透视图。图2B说明根据本专利技术的一些实施例的半导体装置封装的横截面图。图2C说明根据本专利技术的一些实施例的半导体装置封装的横截面图。图3A说明根据本专利技术的一些实施例的半导体装置封装的透视图。图3B说明根据本专利技术的一些实施例的半导体装置封装的横截面图。图3C说明根据本专利技术的一些实施例的半导体装置封装的横截面图。图4A说明根据本专利技术的一些实施例的半导体装置封装的透视图。图4B说明根据本专利技术的一些实施例的半导体装置封装的横截面图。图4C说明根据本专利技术的一些实施例的半导体装置封装的横截面图。图5A说明根据本专利技术的一些实施例的半导体装置封装的透视图。图5B说明根据本专利技术的一些实施例的半导体装置封装的透视图。图5C说明根据本专利技术的一些实施例的半导体装置封装的透视图。图5D说明根据本专利技术的一些实施例的半导体装置封装的布局。图5E说明根据本专利技术的一些实施例的半导体装置封装的横截面图。图5F说明根据本专利技术的一些实施例的半导体装置封装的横截面图。图6A说明根据本专利技术的一些实施例的半导体装置封装的透视图。图6B说明根据本专利技术的一些实施例的半导体装置封装的透视图。图6C说明根据本专利技术的一些实施例的半导体装置封装的透视图。图6D说明根据本专利技术的一些实施例的半导体装置封装的布局。图6E说明根据本专利技术的一些实施例的半导体装置封装的横截面图。图6F说明根据本专利技术的一些实施例的半导体装置封装的横截面图。图6G说明根据本专利技术的一些实施例的半导体装置封装的布局。图7A说明根据本专利技术的一些实施例的制造半导体装置封装的方法。图7B说明根据本专利技术的一些实施例的制造半导体装置封装的方法。图7C说明根据本专利技术的一些实施例的制造半导体装置封装的方法。图7D说明根据本专利技术的一些实施例的制造半导体装置封装的方法。图7E说明根据本专利技术的一些实施例的制造半导体装置封装的方法。图7F说明根据本专利技术的一些实施例的制造半导体装置封装的方法。具体实施方式贯穿图式及实施方式使用共同参考编号以指示相同或类似组件。本专利技术的实施例将从结合随附图式的以下详细描述而更易于理解。对于如相关联图中所展示的组件的定向，关于某一组件或某一组组件，或一组件或一组组件的某一平面而指定空间描述，例如“在…上”、“在…下”、“上”、“左”、“右”、“下”、“顶部”、“底部”、“垂直”、“水平”、“侧”、“较高”、“下部”、“上部”、“在…上方”、“在…下方”等等。应理解，本文中所使用的空间描述仅出于说明的目的，且本文中所描述的结构的实际实施方案可以任何定向或方式在空间上布置，其限制条件为本专利技术的实施例的优点不因此布置而有偏差。图1A为根据本专利技术的一些实施例的半导体装置封装1的透视图。半导体装置封装1包含载体10、半导体装置11、导电元件13、粘着材料16及盖12。载体10包含囊封体10a、导电柱10b、导电层10c及图案化导电层10d。囊封体10a可包含模制化合物、陶瓷材料或其它适合的材料。囊封体10a囊封导电柱10b、导电层10c及图案化导电层10d。囊封体10a界定容纳空间(S)。导电柱10b在导电元件13与图案化导电层10d之间延伸。导电柱10b可为固态圆柱形柱、固态正方形柱或具有适合形状的固态柱。导电层10c安置于图案化导电层10d上。在一些实施例中，导电层10c为图案化导电层。导电层10c可包含热解光致抗蚀剂膜(pyrolizedphotoresistfilm，PPF)、银(Ag)、另一导电金属或其合金。导电层10c可促进光的反射。图案化导电层10d可为引线框或衬底。图案化导电层10d可为预模制引线框。图案化导电层10d包含导电衬垫101、102、103及104。衬垫103与104分别邻近于衬垫102且安置在衬垫102的相对侧上。导电柱10b安置于衬垫103上，且经由导电层10c电连接到衬垫103。导电柱10b安置于衬垫104上，且经由导电层10c电连接到衬垫104。衬垫101电连接到衬垫102。衬垫101可为阴极。衬垫102可为阳极。衬垫101与衬垫102可具有相反的电极性。衬垫103及104经配置以电连接到外部装置。外部装置可为驱动器、控制器或检测器。半导体装置11包含或连接到电接合到半导体装置11的主动表面的导电线111。半导体装置11安置于容纳空间(S)中。半导体装置11经由粘着剂(图1A中未表示)安置于导电层10c上。半导体装置11可经由导电粘着剂(图1A中未表示)电连接到衬垫101。半导体装置11经由导电线111电连接到衬垫102。半导体装置11可包含例如微机电系统(microelectromechanicalsystem，MEMS)封装、MEMS麦克风、MEMS、MEMS压力传感器或MEMS气体传感器。半导体装置11可包含发光装置或光源，例如垂直共振腔面射型激光(vertical-cavitysurface-emittinglaser，VCSEL)。在一些实施例中，可实施两个或更多个半导体装置11。两个或更多个半导体装置11可安置于衬垫101上，且电连接到衬垫1本文档来自技高网...

【技术保护点】
1.一种半导体装置封装，其包括：载体，其包括第一图案化导电层及电连接到所述第一图案化导电层的第一导电柱；半导体装置，其电连接到所述第一图案化导电层；盖，其安置于所述载体上，所述盖包括电连接到所述第一导电柱的第二图案化导电层；导电元件，其安置于所述第一导电柱与所述第二图案化导电层之间；以及粘着层，其安置于所述盖与所述载体之间。

【技术特征摘要】
2017.02.10 US 62/457,737;2018.01.02 US 15/860,5671.一种半导体装置封装，其包括：载体，其包括第一图案化导电层及电连接到所述第一图案化导电层的第一导电柱；半导体装置，其电连接到所述第一图案化导电层；盖，其安置于所述载体上，所述盖包括电连接到所述第一导电柱的第二图案化导电层；导电元件，其安置于所述第一导电柱与所述第二图案化导电层之间；以及粘着层，其安置于所述盖与所述载体之间。2.根据权利要求1所述的半导体装置封装，其中所述载体进一步包括第二导电柱，且所述第二图案化导电层电连接到所述第二导电柱。3.根据权利要求2所述的半导体装置封装，其中所述粘着层包括导电材料，且其中所述粘着层电连接到所述第一导电柱及所述第二导电柱，且所述粘着层界定间隙。4.根据权利要求2所述的半导体装置封装，其中所述第一图案化导电层为包括多个衬垫的引线框，且所述第一导电柱及所述第二导电柱分别安置于所述多个衬垫中的衬垫上。5.根据权利要求4所述的半导体装置封装，其中所述第一图案化导电层包括第一衬垫、第二衬垫及第三衬垫，其中所述半导体装置电连接到所述第一衬垫及所述第二衬垫，所述第一导电柱安置于所述第二衬垫上，且所述第二导电柱安置于所述第三衬垫上，且其中所述第一衬垫、所述第二衬垫与所述第三衬垫彼此电连接。6.根据权利要求4所述的半导体装置封装，其中所述第一图案化导电层包括第一衬垫、第二衬垫、第三衬垫及第四衬垫，其中所述半导体装置电连接到所述第一衬垫及所述第二衬垫，所述第一导电柱安置于所述第三衬垫上，且所述第二导电柱安置于所述第四衬垫上。7.根据权利要求6所述的半导体装置封装，其中所述第三衬垫及所述第四衬垫经配置以电连接到外部装置。8.根据权利要求1所述的半导体装置封装，其中所述载体进一步包括导电层，且所述第一导电柱经由所述导电层电连接到所述第一图案化导电层。9.根据权利要求1所述的半导体装置封装，其中所述第一导电柱的上表面与所述载体的上表面大体上共面。10.根据权利要求1所述的半导体装置封装，其中所述载体包括囊封所述第一图案化导电层及所述第一导电柱的囊封体，所述囊封体界定容纳空间，且所述半导体装置安置于所述容纳空间中。11.根据权利要求10所述的半导体装置封装，其中所述容纳空间由所述囊封体的侧表面界定。12.根据权利要求10所述的半导体装置封装，其中所述载体及所述盖界定与所述容纳空间流体连通的通道。13.根据权利要求1所述的半导体装置封装，其中...

【专利技术属性】
技术研发人员：吴玫忆，赖律名，李育颖，张永宜，
申请(专利权)人：日月光半导体制造股份有限公司，
类型：发明
国别省市：中国台湾,71