半导体装置及其制造方法制造方法及图纸

本申请公开一种半导体装置及其制造方法，其中半导体装置包含一第一半导体晶粒以及以一水平偏移方式堆迭至该第一半导体晶粒上的一第二半导体晶粒。该第一半导体晶粒包含一第一芯片选择终端以及电性连接至该第一芯片选择终端的一第一下终端。该第二半导体晶粒包含一第二芯片选择终端及一第二下终端，该第二芯片选择终端经由该第二下终端而电性连接至该第一半导体晶粒的一第一上终端。电性连接至该第二芯片选择终端的该第一上终端与电性连接至该第一芯片选择终端的该第一下终端电性隔离。

Semiconductor device and manufacturing method thereof

The present application discloses a semiconductor device and a manufacturing method thereof, wherein the semiconductor device comprises a first semiconductor grain and a second semiconductor grain stacked on the first semiconductor grain in a horizontal offset manner. The first semiconductor grain comprises a first chip selection terminal and a first lower terminal electrically connected to the first chip selection terminal. The second semiconductor grain comprises a second chip selection terminal and a second lower terminal, through which the second chip selection terminal is electrically connected to a first upper terminal of the first semiconductor grain. The first upper terminal electrically connected to the second chip selection terminal is electrically isolated from the first lower terminal electrically connected to the first chip selection terminal.

【技术实现步骤摘要】
半导体装置及其制造方法
本公开涉及一种半导体装置及其制造方法，特别关于一种具有多个水平偏移的半导体晶粒的半导体装置及其制造方法。
技术介绍
芯片堆迭技术使得两个芯片可配置得更彼此靠近，因而使得该两芯片之间的数据传输更快速且消耗较低功率。存储器芯片可堆迭在一起，以得到具有大储存容量的存储器模块。除了堆迭两个相同芯片之外，亦可堆迭两个不同功能的芯片，以产生提供多重功能的组合。在存储器芯片堆迭中，各个存储器芯片具有芯片选择(chipselection，CS)终端，其是用以使能该存储器芯片。例如，DRAM芯片可具有列位址选通(rowaddressstrobe，RAS)、栏位址选通(columnaddressstrobe(CAS)或是芯片选择接脚(chipselectionpin，CSP)作为芯片选择终端。当信号施加于存储器芯片堆迭中的芯片的芯片选择终端时，可存取该芯片，而无法存取该堆迭中的其他芯片。在现有技术中，施加于存储器芯片堆迭之芯片选择终端的信号会经由线路(wire)传送。此线路的形成需要额外制程，当生产越来越精密的产品时，这会增加信号迹线瑕疵的风险。再者，长线路因占据较大空间而造成信号延迟，并且形成较大的芯片封装尺寸。上文之”现有技术”说明仅是提供
技术介绍
，并未承认上文之”现有技术”说明公开本公开的标的，不构成本公开的现有技术，且上文的”现有技术”之任何说明均不应作为本公开的任一部分。
技术实现思路
本公开的实施例提供一种半导体装置，包括一第一半导体晶粒；以一水平偏移方式附接至该第一半导体晶粒上的一第二半导体晶粒；其中该第一半导体晶粒包括一第一芯片选择终端以及电性连接至该第一芯片选择终端的一第一下终端；其中该第二半导体晶粒包括一第二芯片选择终端及一第二下终端，该第二芯片选择终端经由该第二下终端而电性连接至该第一半导体晶粒的一第一上终端，以及电性连接至该第二芯片选择终端的该第一上终端与电性连接至该第一芯片选择终端的该第一下终端电性隔离。在本公开的一些实施例中，该第一半导体晶粒包括多个第一上终端、多个第一下终端、以及电性连接所述第一上终端与所述第一下终端的多个第一连接插塞；以及第二半导体晶粒包括多个第二上终端、多个第二下终端、以及电性连接所述第二上终端与所述第二下终端的多个第二连接插塞。在本公开的一些实施例中，该第一半导体晶粒包括一第一芯片选择插塞，电性连接该第一芯片选择终端与所述第一下终端之一。在本公开的一些实施例中，该第一芯片选择插塞未对准且未电性连接至该第二半导体晶粒的所述第二连接插塞的任何一个。在本公开的一些实施例中，该第二半导体晶粒包括一第二芯片选择插塞，电性连接该第二芯片选择终端与所述第二下终端之一。在本公开的一些实施例中，该第二芯片选择插塞对准且电性连接至该第一半导体晶粒的所述第一连接插塞之一。在本公开的一些实施例中，该第一半导体晶粒包括一基板，该第一芯片选择终端位于该基板上方，以及该第一芯片选择插塞穿过该基板以接触所述第一下终端之一。在本公开的一些实施例中，该第一半导体晶粒包括一基板与一电路部分，该第一芯片选择插塞穿过该基板，以及该第一连接插塞穿过该基板与该电路部分。在本公开的一些实施例中，该第一半导体晶粒包括一基板，该第一芯片选择终端位于该基板下方，以及该第一芯片选择插塞接触所述第一下终端之一而未延伸至该基板中。在本公开的一些实施例中，该第一半导体晶粒包括一基板与一电路部分，该第一芯片选择插塞未延伸至该基板中，以及该第一连接插塞穿过该基板与该电路部分。在本公开的一些实施例中，该第一连接插塞对准且电性连接至该第一连接插塞正上方的该第二连接插塞。在本公开的一些实施例中，所述第二下终端至少其中的一未电性连接至所述第一上终端的任何一个。在本公开的一些实施例中，所述第一上终端的数目不同于所述第一下终端的数目。在本公开的一些实施例中，所述第一上终端的数目比所述第一下终端的数目少至少一个。在本公开的一些实施例中，该第一半导体晶粒与该第二半导体晶粒具有相同宽度，并且该第二半导体晶粒的一侧未对准该第一半导体晶粒的一侧。在一些实施例中，该半导体装置另包括一物件，并且该第一半导体晶粒附接至该物件。在本公开的一些实施例中，该物件包括多个接点，以及该第一芯片选择终端与该第二芯片选择终端电性连接至该物件的不同接点。本公开的一些实施例提供一种半导体装置的制造方法，包括：制备具有一第一芯片选择终端的一第一半导体晶粒，其中该第一半导体晶粒包括一第一下终端电性连接至该第一芯片选择终端；制备具有一第二芯片选择终端的一第二半导体晶粒，其中该第二半导体晶粒包括一第二下终端电性连接至该第二芯片选择终端；以及以一水平偏移方式将该第二半导体晶粒附接至该第一半导体晶粒；其中该第二下终端电性连接至该第一半导体晶粒的一第一上终端，以及电性连接至该第二芯片选择终端的该第一上终端与电性连接至该第一芯片选择终端的该第一下终端电性隔离。在本公开的一些实施例中，该方法另包括以多个接点附接该第一半导体晶粒至一物件，其中该第一芯片选择终端与该第二芯片选择终端电性连接至该物件的不同接点。本公开涉及一种具有多个水平偏移的半导体晶粒的半导体装置及其制造方法。该多个水平偏移的半导体晶粒的所述芯片选择终端彼此电性隔离；因此，电子信号可被选择性传送至所述半导体晶粒之一，而该半导体装置中其他的半导体晶粒则无法存取。上文已相当广泛地概述本公开的技术特征及优点，俾使下文的本公开详细描述得以获得优选了解。构成本公开的权利要求标的的其它技术特征及优点将描述于下文。本公开所属
中技术人员应了解，可相当容易地利用下文公开的概念与特定实施例可作为修改或设计其它结构或制程而实现与本公开相同的目的。本公开所属
中技术人员亦应了解，这类等效建构无法脱离后附的权利要求所界定的本公开的构思构思和范围。附图说明参阅详细说明与权利要求结合考量附图时，可得以更全面了解本申请案的公开内容，附图中相同的元件符号是指相同的元件。图1为剖面示意图，例示本公开实施例的半导体装置。图2为剖面拆解示意图，例示图1的半导体装置。图3为剖面示意图，例示本公开实施例的半导体装置。图4为剖面拆解示意图，例示图3的半导体装置。图5为流程图，例示本公开实施例的半导体装置的制造方法。图6至图13为示意图，例示本公开实施例通过图5的方法制造半导体装置的制程。图14至图21为示意图，例示本公开实施例通过图5的方法制造半导体装置的制程。附图标记说明：100A半导体装置100B半导体装置110A第一半导体晶粒110A'第一半导体晶粒110B第二半导体晶粒110B'第二半导体晶粒110C第三半导体晶粒110C'第三半导体晶粒110D第四半导体晶粒110D'第四半导体晶粒111A上表面113A下表面115A右侧115B右侧127A金属凸块127B金属凸块200物件210A接点210B接点210C接点210D接点220A焊球220B焊球220C焊球220D焊球1101A基板1101A'基板1102A底部1103A电路部分1103A'电路部分1105A上终端1105B上终端1107A下终端1107B下终端1109A第一芯片选择终端1109A'第一芯片选择终端1109B第二芯片选择终端1109B'第二芯片选择终端1111本文档来自技高网...

【技术保护点】
1.一种半导体装置，包括：一第一半导体晶粒；一第二半导体晶粒，以一水平偏移方式附接至该第一半导体晶粒上；其中该第一半导体晶粒包括一第一芯片选择终端及一第一下终端，其中该第一下终端电性连接至该第一芯片选择终端；以及其中该第二半导体晶粒包括一第二芯片选择终端及一第二下终端，该第二芯片选择终端经由该第二下终端而电性连接至该第一半导体晶粒的一第一上终端，电性连接至该第二芯片选择终端的该第一上终端与电性连接至该第一芯片选择终端的该第一下终端电性隔离。

【技术特征摘要】
2017.02.03 US 15/423,9731.一种半导体装置，包括：一第一半导体晶粒；一第二半导体晶粒，以一水平偏移方式附接至该第一半导体晶粒上；其中该第一半导体晶粒包括一第一芯片选择终端及一第一下终端，其中该第一下终端电性连接至该第一芯片选择终端；以及其中该第二半导体晶粒包括一第二芯片选择终端及一第二下终端，该第二芯片选择终端经由该第二下终端而电性连接至该第一半导体晶粒的一第一上终端，电性连接至该第二芯片选择终端的该第一上终端与电性连接至该第一芯片选择终端的该第一下终端电性隔离。2.如权利要求1所述的半导体装置，其中：该第一半导体晶粒包括多个第一上终端、多个第一下终端、以及电性连接所述第一上终端与所述第一下终端的多个第一连接插塞；以及该第二半导体晶粒包括多个第二上终端、多个第二下终端、以及电性连接该第二上终端与该第二下终端的多个第二连接插塞。3.如权利要求2所述的半导体装置，其中该第一半导体晶粒包括一第一芯片选择插塞，电性连接该第一芯片选择终端与所述第一下终端之一。4.如权利要求3所述的半导体装置，其中该第一芯片选择插塞未对准且未电性连接至该第二半导体晶粒的所述第二连接插塞之一。5.如权利要求3所述的半导体装置，其中该第二半导体晶粒包括一第二芯片选择插塞，电性连接该第二芯片选择终端与所述第二下终端之一。6.如权利要求5所述的半导体装置，其中该第二芯片选择插塞对准且电性连接至该第一半导体晶粒的所述第一连接插塞之一。7.如权利要求2所述的半导体装置，其中该第一半导体晶粒包括一基板，该第一芯片选择终端位于该基板上方，以及该第一芯片选择插塞穿过该基板以接触所述第一下终端之一。8.如权利要求2所述的半导体装置，其中该第一半导体晶粒包括一基板与一电路部分，该第一芯片选择插塞穿过该基板，以及该第一连接插塞穿过该基板与该电路部分。9.如权利要求2所述的半导体装置，其中该第一半导体晶粒包括一基板，该第一芯片选择终端位于该基板下方，以及...

【专利技术属性】
技术研发人员：林柏均，朱金龙，
申请(专利权)人：南亚科技股份有限公司，
类型：发明
国别省市：中国台湾,71