来自外围设备的中断的数字聚合制造技术

主机集成电路(101)配备有中断聚合器，中断聚合器具有用于耦合到R‑2R电阻器阶梯(102)的信号端的信号端子，R‑2R电阻器阶梯具有与多个外围设备相对应的多个梯级。中断聚合器被配置为处理在信号端子处接收的电压信号以标识意图触发对处理器的中断的任何外围设备。

【技术实现步骤摘要】
【国外来华专利技术】来自外围设备的中断的数字聚合相关申请的交叉引用本申请要求于2015年12月10日提交的美国专利申请第14/965,511号的优先权，其全部内容通过引用合并于此。
本申请涉及集成电路信令，并且更具体地涉及来自外围设备的中断的数字聚合。
技术介绍
诸如片上系统(SoC)等主机集成电路通常与多个外围设备集成，每个外围设备可以触发对SoC的处理器的中断。为了适应中断处理，可以使用通用输入/输出(GPIO)架构，其中SoC包括用于每个外围设备的中断信号的唯一GPIO引脚。SoC然后通过相应的GPIO引脚的标识来立即确定中断外设的身份。虽然中断处理延迟时间因此减少，但是直接GPIO实施例受到导致引脚数的增加的影响，因为SoC必须针对每个外围设备提供专用GPIO引脚。SoC引脚数可以在用于主机集成电路的传统漏极开路实施例中以延迟增加为代价而降低，在该主机集成电路中，来自多个外围设备的中断全部被聚合到SoC的公共引脚上。公共引脚的默认状态通常是逻辑高电平，诸如通过弱上拉设备。如果外围设备希望通过公共引脚触发中断，则外围设备会克服弱上拉设备以将公共引脚电压放电至地。虽然只有单个公共引脚可以在一个漏极开路实现中向多个外设提供服务，但是SoC必须轮询外围设备以确定哪个设备发起了中断，这会增加中断处理延迟。为了减少中断延迟，可以使用行列矩阵方法，其中外围设备关于行和列导线或信号引线的矩阵来布置。每个外围设备耦合到相应的行和列引线之间。例如，形成为三行和三列的引线矩阵可以耦合到九个外围设备。第一外围设备耦合到第一行和第一列的交叉点，第二外围设备耦合到第一行和第二列的交叉点等等，使得第九外围设备耦合到第三行和和第三列的交叉点。每行耦合到主机设备上的相应GPIO引脚。类似地，每列耦合到主机设备上的相应GPIO引脚。在具有m列和n行的矩阵中，主机设备因此需要将总和为(m+n)个的GPIO引脚用于耦合到矩阵。尽管与直接GPIO架构相比，所需要的GPIO引脚数目减少了，但是行列矩阵架构仍然占用大量的GPIO引脚。此外，在任何给定时间只有两个外围设备可以触发中断，因为来自其他外围设备的附加中断不能在行列矩阵方法中唯一地标识。最后，在主机设备处对行和列GPIO信号的处理是复杂的并且消耗大量的功率。因此，本领域需要一种数字输入聚合架构，其以减少的延迟以及减少的引脚数来适应来自多个外围设备的中断的处理。
技术实现思路
针对主机集成电路提供中断聚合器以聚合来自多个外围设备的任何中断。中断聚合器通过主机集成电路信号端子耦合到R-2R电阻器阶梯(ladder)的信号端。类似地，中断聚合器通过主机集成电路接地端子耦合到R-2R电阻器阶梯的接地端。R-2R电阻器阶梯具有与多个外围设备相对应的多个梯级(rung)。每个外围设备通过其相应梯级耦合到R-2R电阻器阶梯。在默认状态下，每个外围设备将R-2R阶梯的其梯级充电到参考电压。如果外围设备需要触发对处理器的中断，则外围设备将其梯级接地。因此，每个外围设备可以由具有取决于外围设备是处于默认状态还是中断状态的二进制值0或1的相应中断位来被表示。因此存在与多个外围设备相对应的多个中断位。中断聚合器包括模数转换器，模数转换器被配置为响应于每个外围设备是处于默认状态还是处于中断状态而将从信号端子的电压导出的中断信号数字化以恢复中断位。中断聚合器被配置为处理中断位以标识至少一个外围设备是否处于中断状态。如果标识为肯定，则中断聚合器被配置为利用处于中断状态中的至少一个外围设备的身份来中断处理器。附图说明图1A示出了根据本公开的一个方面的具有单个电阻器阶梯的示例集成中断聚合系统。图1B示出了根据本公开的一个方面的具有一对电阻器阶梯的示例集成中断聚合系统。图2示出了根据本公开的一个方面的示例分布式中断聚合系统。图3是根据本公开的一个方面的中断聚合的示例方法的流程图。通过参考下面的详细描述可以最好地理解本公开的实施例及其优点。应当理解，相同的附图标记用于标识在一个或多个附图中示出的相同元件。具体实施方式为了减少引脚数和中断处理延迟，提供了一种主机集成电路，其通过外部R-2R阶梯网络将来自多个外围设备的一个或多个中断聚合到主机集成电路信号端子上。在聚合中断之后，主机集成电路继续进行以触发对处理器的中断并且向处理器提供外围设备中的中断外围设备的身份。被中断的处理器可以被集成在主机集成电路内，诸如在片上系统(SoC)中。这样的实施例在本文中被指定为集成中断聚合系统。备选地，处理器可以与主机集成电路分开定位，本文中被表示为分布式中断聚合系统。例如，主机集成电路可以是电源管理集成电路(PMIC)，其聚合来自外围设备的预期中断并且触发对SoC中的处理器的中断，以及还向处理器标识外围设备中的中断外围设备。每个外围设备通过相应的梯级或端子耦合到R-2R电阻器阶梯。因此针对每个外围设备，在R-2R电阻器阶梯上都存在唯一梯级。每个外围设备具有默认状态，在该默认状态中，外围设备不意图触发对处理器的中断。当处于默认状态时，每个外围设备被配置为将R-2R电阻器阶梯的其梯级充电到参考电压，诸如对于所有外围设备来说基本上相同的电源电压。相反，每个外围设备具有中断状态，在该中断状态中，外围设备意图触发对处理器的中断。当处于中断状态时，每个外围设备被配置为将R-2R电阻器阶梯的其梯级接地。例如，外围设备可以包括感测到处理器需要通过中断来被警惕的条件的传感器。相应外围设备将从对R-2R电阻器阶梯的其梯级充电的默认状态改变为将其梯级接地。有利的是，本文中讨论的中断聚合可以唯一地标识每个这样的中断外围设备，而不管在任何给定时间有多少外围设备处于默认状态或已经转换到中断状态。此外，所有中断外围设备的标识只需要主机集成电路处的用于耦合到R-2R电阻器阶梯的两端的两个引脚或端子。关于R-2R电阻器阶梯的端部，存在信号端和接地端。主机集成电路包括用于耦合到R-2R电阻器网络的信号端的信号端子和用于耦合到R-2R电阻器网络的接地端的接地端子。当所有外围设备处于默认状态时，R-2R电阻器阶梯的接地端和信号端两者被充电到参考电压。如果外围设备转换到中断状态，它将继续进行以将R-2R电阻器阶梯的其梯级接地。该接地将R-2R电阻器阶梯的信号端和接地端的电压从参考电压降低。主机集成电路被配置为监测其接地端子的电压以检测该电压变化。如果主机集成电路检测到其接地端子已经下降至参考电压以下，则它继续进行以将其接地端子接地以便将R-2R电阻器阶梯的接地端接地。如果所有外围设备处于默认状态，则主机集成电路将其接地端子耦合到差分放大器的高阻抗输入，以监测接地端子电压，以获取外围设备进入中断状态的任何后续转换。多个外围设备可以包括正整数n个这样的外围设备，n是正整数。因此R-2R电阻器阶梯具有用于耦合到n个外围设备的n个梯级。另外，每个外围设备的中断或默认状态可以由相应中断位来被表示。例如，如果相应外围设备处于默认状态，则中断位的值可以被认为等于二进制1，如果相应外围设备处于中断状态，则中断位的值可以被认为等于二进制0。给定这种二进制表示法，R-2R电阻器阶梯的信号端处的电压等于来自外围设备的中断位的二进制加权和。例如，外围设备可以被认为是从第零外围设备到第(n-1)外围设备来被布置。因本文档来自技高网...

【技术保护点】
1.一种集成电路，包括：模数转换器，被配置为将电压信号数字化成与多个外围设备相对应的多个中断位，其中每个中断位具有指示相应外围设备的中断状态的二进制值；逻辑电路，被配置为处理所述多个中断位以标识所述外围设备中的至少一个外围设备是否处于所述中断状态；以及中断接口，被配置为响应于处于所述中断状态的所述至少一个外围设备的标识而中断处理器。

【技术特征摘要】
【国外来华专利技术】2015.12.10 US 14/965,5111.一种集成电路，包括：模数转换器，被配置为将电压信号数字化成与多个外围设备相对应的多个中断位，其中每个中断位具有指示相应外围设备的中断状态的二进制值；逻辑电路，被配置为处理所述多个中断位以标识所述外围设备中的至少一个外围设备是否处于所述中断状态；以及中断接口，被配置为响应于处于所述中断状态的所述至少一个外围设备的标识而中断处理器。2.根据权利要求1所述的集成电路，其中所述处理器被集成在所述集成电路内。3.根据权利要求1所述的集成电路，其中所述处理器在所述集成电路外部。4.根据权利要求3所述的集成电路，进一步包括功率管理集成电路。5.根据权利要求1所述的集成电路，进一步包括被配置为存储所述多个中断位的寄存器。6.根据权利要求1所述的集成电路，其中所述逻辑电路包括与门。7.根据权利要求1所述的集成电路，进一步包括：接地端子；差分放大器，被配置为将内部节点的电压与参考电压相比较；三端子开关，被配置为在所述内部节点的所述电压等于所述参考电压的默认状态期间将所述接地端子耦合到所述内部节点；以及控制器，被配置为响应于所述内部节点的所述电压小于所述参考电压而驱动所述三端子开关以将所述接地端子耦合到地。8.根据权利要求7所述的集成电路，其中所述控制器进一步被配置为响应于所述内部节点的所述电压小于所述参考电压而启用所述模数转换器。9.根据权利要求7所述的集成电路，其中所述参考电压是电源电压。10.根据权利要求7所述的集成电路，进一步包括：信号端子；以及求和放大器，被配置为对在所述信号端子处接收的来自每个外围设备的数字贡献进行求和以提供所述电压信号。11.根据权利要求10所述的集成电路，其中所述求和放大器包括具有可变反馈电阻的可变反馈电阻器，并且其中所述控制器进一步被配置为改变所述可变反馈电阻。12.一种方法，包括：在主机集成电路处，在通过R-2R电阻器阶梯耦合到多个外围设备的信号端子处接收电压信号，其中所述电压信号具有响应于每个外围设备是处于中断状态还是处于默认状态的二进制加权数字值；将接收的所述电压信号转换成与所述数字值成比例的模拟电压信号；将所述模拟电压信号数字化成与所述多个外围设备相对应...

【专利技术属性】
技术研发人员：L·J·米什拉，R·D·维特菲尔德，P·沙，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：美国,US