非对称一致性协议制造技术

装置(2)具有第一处理电路(6)和第二处理电路(4)。第二处理电路4具有至少一个硬件机构(10)、(30)，其提供比为第一处理电路(6)提供的更高级别的故障保护或故障检测。一致性控制电路(45、80、82)根据非对称一致性协议来控制第一和第二处理电路(6、4)对来自至少一部分共享地址空间的数据的访问，在非对称一致性协议中，第一处理电路(6)的本地高速缓存(8)中的数据的仅本地更新与第二处理电路(4)的本地高速缓存(8)中的数据的仅本地更新相比受到限制。

【技术实现步骤摘要】
【国外来华专利技术】非对称一致性协议
本技术涉及数据处理领域。
技术介绍
可以在数据处理系统中使用一致性协议来管理两个或更多个处理电路对共享地址空间的访问。例如，每个处理电路可以具有本地高速缓存，并且一致性协议可以确保：如果第一处理电路在本地高速缓存中更新其数据，则当其他处理电路稍后访问来自相同地址的数据时，他们看到由第一处理电路保存的最新版本的数据。
技术实现思路
针对相对安全关键的应用设计的一些处理电路可被提供有用于故障保护或故障检测的硬件机构。至少一些示例提供了一种装置，其包括：第一处理电路；第二处理电路，其具有至少一个硬件机构，该硬件机构提供比为第一处理电路提供的更高级别的故障保护或故障检测；和一致性控制电路，用于根据非对称一致性协议来控制第一处理电路和第二处理电路对来自至少一部分共享地址空间的数据的访问，在非对称一致性协议中，第一处理电路的本地高速缓存中的数据的仅本地更新与第二处理电路的本地高速缓存中的数据的仅本地更新相比受到限制。至少一些示例提供了一种装置，其包括：第一处理装置；第二处理装置，其具有至少一个用于使用硬件机构提供比为第一处理装置提供的更高级别的故障保护或故障检测的装置；和用于根据非对称一致性协议来控制第一处理装置和第二处理装置对来自至少一部分共享地址空间的数据的访问的装置，在非对称一致性协议中，第一处理装置的本地高速缓存中的数据的仅本地更新与第二处理装置的本地高速缓存中的数据的仅本地更新相比受到限制。至少一些示例提供了一种数据处理方法，其包括：使用第一处理电路来处理数据；使用具有至少一个硬件机构的第二处理电路来处理数据，该硬件机构提供比为第一处理电路提供的更高级别的故障保护或故障检测；和根据非对称一致性协议来控制第一处理电路和第二处理电路对来自至少一部分共享地址空间的数据的访问，在非对称一致性协议中，第一处理电路的本地高速缓存中的数据的仅本地更新与第二处理电路的本地高速缓存中的数据的仅本地更新相比受到限制。附图说明根据将结合附图阅读的对示例的以下描述，本技术的其他方面、特征和优点将变得显而易见，其中：图1示意性地示出了具有第一和第二处理电路的装置的示例，其中第二处理电路具有至少一个硬件机构，该硬件机构提供比为第一处理电路提供的更高级别的故障保护或故障检测；图2示出了使用冗余处理逻辑和纠错码的故障检测机制的示例；图3示出用于存储标识共享地址空间的各个区域是对其根据对称一致性协议来控制访问的对称保护区域还是对其使用非对称一致性协议的非对称区域的数据的一致性保护单元的示例；图4示出了装置的第二示例，其中一致性控制电路包括对应于每个处理电路的各个一致性接口以及用于处理从每个接口发出的请求的侦听控制单元；图5示出了对称一致性协议的示例；图6示出了非对称一致性协议的示例；并且图7示出了管理一致性的方法。具体实施方式下面讨论了一些具体示例。将会认识到，本技术不限于这些示例。处理电路可以设置有至少一个用于故障保护或故障检测的硬件机构，以防范引起错误的硬件故障(例如由阿尔法粒子撞击引起的单粒子翻转)，其如果未被检测到则可能影响正在执行的处理的有效性。这对于针对某些安全关键应用设计的处理设备(例如，控制车辆中的制动系统的处理器、用于控制飞行器的操作的处理器、或者在诸如工厂或发电厂之类的工业环境中用于控制某些安全关键任务(例如，控制核电站)的处理器)而言特别有用。然而，与安全关键功能一起，也可能存在要执行的较不安全关键的其他处理功能。例如，在汽车领域中，用于控制车辆中的音频系统或卫星导航的处理可能比例如用于控制制动或转向的处理更不安全关键。虽然安全关键功能和较不安全关键功能可以由完全独立的处理器设备来执行，但越来越希望将不同的任务合并到单个控制单元上以降低成本。可以使用与安全关键功能相同的处理电路来执行对较不安全关键的功能。然而，硬件故障保护/检测机构可能在电路面积和性能方面承担一定的成本(例如，硬件机构可能以一定水平的冗余度来执行处理，这可能增加处理时间和功耗)。在执行较不安全关键的功能时，该额外成本可能不合理。因此，装置可以设置有第一和第二处理电路，其中第二处理电路具有至少一个硬件机构，该硬件机构提供比为第一处理电路提供的更高级别的故障保护或故障检测。以这种方式，第二处理电路可以用于更加安全关键的任务，但是当需要较不安全关键的任务时，可以使用第一处理电路来执行这些任务，使得在执行较不安全关键的功能时不承担故障保护/检测机构的成本。第一和第二处理电路可以访问共享地址空间。例如，可能有在第一和第二处理电路之间共享的公共存储器。可以使用一致性协议来控制第一和第二处理电路对共享地址空间的访问。例如，一致性协议可以管理来自每个处理电路的读取或写入请求，以确保当一个处理电路更新某些数据时，那么另一个处理电路看到最新版本的该数据。然而，在具有可以访问来自公共地址空间的数据的具有不同级别的故障保护/检测的处理电路的系统中，可能存在以下风险：在第一处理电路中发生的故障可能将错误静默地传播到第二处理电路，错误可能依然未被发现。例如，如果第一处理电路具有本地高速缓存并且在本地高速缓存中执行对数据的仅本地更新，并且随后在第一处理电路中发生故障，该故障因为第一处理电路不具有为第二处理电路提供的相同级别的故障保护/检测而未被检测到，更新后的数据可能依然不正确并且随后第二处理电路可能访问该数据并使用错误的值来执行处理，这可能导致安全关键功能受损。可以提供一致性控制电路来根据非对称一致性协议控制第一和第二处理电路对来自至少一部分共享地址空间的数据的访问，在非对称一致性协议中，第一处理电路的本地高速缓存中的数据的仅本地更新与第二处理电路的本地高速缓存中的数据的仅本地更新相比受到限制。通过限制第一处理电路在本地高速缓存内执行仅本地更新的能力，减少了第一处理电路中发生的错误传播到第二处理电路可访问的数据的可能性。这是违反直觉的，因为大多数一致性协议将会对称地对待每个处理电路，使得来自一个处理电路的请求通常将会被以与来自另一个处理电路的请求等同的方式对待。然而，通过为其中不同的处理电路具有不同级别的故障保护/检测的系统引入非对称一致性协议(这限制了具有较少故障保护/检测的处理电路仅在其本地高速缓存中更新数据的能力)，可以降低第二处理电路中的错误的整体风险。图1示出了包括两个处理器核心4、6的数据处理装置2的示例。每个核心具有用作1级(L1)数据高速缓存的本地高速缓存8。每个核心还具有用于存储定义对共享地址空间的不同区域的访问权限的数据的存储器保护单元(MPU)9，该数据控制在核心上执行的给定进程是否可以访问每个区域中的数据。将会认识到，每个核心4、6还可以包括许多其他组件(为了简明起见而未在图1中示出)，诸如处理器流水线、寄存器、分支预测器等。处理器核心4(称为核心0)具有至少一个用于提供故障保护或故障检测的硬件机构，其未被提供给处理器核心6(称为核心1)。例如，如图2所示，核心0可以具有冗余的处理逻辑10，其中处理逻辑10的两个或更多个副本由相同的输入驱动，使得它们的输出可以被比较以检测从诸如粒子撞击之类的随机硬件故障发生的错误。例如，如图2所示，主处理逻辑10-0接收输入12并处理它们以生成输出14。输入12还被延迟电路16(例如一些触发本文档来自技高网...

【技术保护点】
1.一种装置，包括：第一处理电路；第二处理电路，其具有至少一个硬件机构，该硬件机构提供比为所述第一处理电路提供的更高级别的故障保护或故障检测；和一致性控制电路，用于根据非对称一致性协议来控制所述第一处理电路和所述第二处理电路对来自至少一部分共享地址空间的数据的访问，在该非对称一致性协议中，所述第一处理电路的本地高速缓存中的数据的仅本地更新与所述第二处理电路的本地高速缓存中的数据的仅本地更新相比受到限制。

【技术特征摘要】
【国外来华专利技术】2015.12.21 GB 1522538.61.一种装置，包括：第一处理电路；第二处理电路，其具有至少一个硬件机构，该硬件机构提供比为所述第一处理电路提供的更高级别的故障保护或故障检测；和一致性控制电路，用于根据非对称一致性协议来控制所述第一处理电路和所述第二处理电路对来自至少一部分共享地址空间的数据的访问，在该非对称一致性协议中，所述第一处理电路的本地高速缓存中的数据的仅本地更新与所述第二处理电路的本地高速缓存中的数据的仅本地更新相比受到限制。2.根据权利要求1所述的装置，其中，在所述非对称一致性协议中，禁止所述第一处理电路在所述第一处理电路的所述本地高速缓存中缓存来自所述至少一部分共享地址空间的数据。3.根据权利要求1所述的装置，其中，在所述非对称一致性协议中，禁止所述第一处理电路在所述第一处理电路的所述本地高速缓存中更新来自所述至少一部分共享地址空间的数据。4.根据权利要求2和3中任一项所述的装置，其中，响应于来自所述第一处理电路的用于更新来自所述至少一部分共享地址空间的数据的写入请求，所述一致性控制电路被配置为用信号通知异常情况。5.根据权利要求2和3中任一项所述的装置，其中，响应于来自所述第一处理电路的用于更新来自所述至少一部分共享地址空间的数据的写入请求，所述一致性控制电路被配置为触发在除所述第一处理电路的所述本地高速缓存之外的至少一个另外的存储位置中更新来自所述至少一部分共享地址空间的数据的写入操作。6.根据权利要求1所述的装置，其中，在所述非对称一致性协议中，在所述第一处理电路的所述本地高速缓存中更新来自所述至少一部分共享地址空间的数据触发将更新后的数据写入到除所述第一处理电路的所述本地高速缓存之外的至少一个另外的存储位置。7.根据权利要求5和6中任一项所述的装置，其中，所述至少一个另外的存储位置具有至少一个硬件机构，该硬件机构提供比为所述第一处理电路提供的更高级别的故障保护或故障检测。8.根据权利要求3至7中任一项所述的装置，其中，在所述非对称一致性协议中，禁止所述第二处理电路侦听直接来自所述第一处理电路的所述本地高速缓存的数据。9.根据任一前述权利要求所述的装置，其中，在所述非对称一致性协议中，允许在所述第二处理电路的所述本地高速缓存中对来自所述至少一部分共享地址空间的数据进行所述仅本地更新。10.根据任一前述权利要求所述的装置，包括：一致性...

【专利技术属性】
技术研发人员：安东尼·约翰·彭顿，西蒙·约翰·克拉斯克，
申请(专利权)人：ARM有限公司，
类型：发明
国别省市：英国,GB