一种超低功耗高精度交流电压过零点检测电路及方法技术

本发明专利技术针对现有的过零点检测电路及方法存在着抗干扰差、电路复杂、功耗大、检测信号幅度范围窄等缺陷，提供一种超低功耗高精度交流电压过零点检测电路，其特点是，包括：信号采样及调理单元、模拟锁相环单元、存储器寻址地址产生单元、EEPROM存储器单元和微处理器单元依次电连接。具有简单可靠，功耗低，抗干扰性强等优点，并提供其适用性强，应用范围广，自由度大,运用灵活的检测方法。

An ultra low power consumption high accuracy AC voltage zero crossing detection circuit and method

In view of the defects of the existing zero crossing detection circuits and methods, such as anti-interference, complex circuit, large power consumption and narrow range of detection signal, a ultra low power and high-precision AC voltage zero crossing detection circuit is provided. Its characteristics are: signal sampling and adjusting unit, analog phase locked loop unit and storage. The address addressable address generation unit, the EEPROM memory unit and the microprocessor unit are electrically connected sequentially. It has the advantages of simple and reliable, low power consumption, strong anti-interference and so on, and provides its strong applicability, wide application range, high degree of freedom and flexible detection method.

【技术实现步骤摘要】
一种超低功耗高精度交流电压过零点检测电路及方法
本专利技术涉及交流电系统的一种超低功耗高精度交流电压过零点检测电路及方法，适用于低压无功补偿领域控制投切电容器的同步开关装置或交流电路的频率和周期测量。本专利技术可以扩展延伸至任何需要检测或使用过零检测的领域中实现超低功耗高精度交流电压过零点检测。
技术介绍
交流电压过零检测即指的是在正弦交流电系统中，当电压波形从正半周向负半周转换或负半周向正半周转换经过零位换向时，应用电子电路对该过零点时刻作出的检测。现有的检测电路是采用过零比较器来实现,虽然现有的检测电路原理简单,但需用电阻分压取高压信号，采用比较器需要双电源才能实现过零信号的检测,如图1所示的检测电路，需要用10KΩ电阻分压取高压信号，采用比较器需要+5V和-5V双电源才能实现过零信号的检测。实际应用中,由于电网电压波动,谐波干扰等背景噪声因素,输入信号在过零点附近通常会发生抖动,导致多过零现象和实际基波零点和提取的零点误差比较大，严重时会产生误检测。由于采用电阻分压取信号，功耗较大。为克服上述缺点,本领域技术人员对于过零检测电路及方法进行了改进,常见的过零检测电路及方法有以下几种：(1)采用基于同步旋转坐标变换的软件锁相环及其改进技术,实时性强，无需进行过零比较，可以准确获取输入电压基波正序分量频率、幅度和相位等信息，但是此锁相技术需要复杂的坐标变换和大量的数学运算，当电网电压出现畸变或不平衡时，其快速性和准确性会受到影响，特别是该方法不适用于对单相电网电压进行锁相。此方法硬件电路比较复杂,软件计算量大,对微处理器计算能力及运算速度要求较高，硬件成本高；(2)利用光电转换特性，用微处理器检测整形后梯形波信号的前后沿对应时间，计算得出过零时刻，这种方法在过零点附近做正弦波整形，容易出现误动作。对单片机信号处理带来较大的误差，另外单片机必须检测到梯形波的下降沿，才能得到过零点时刻，此时过零点时刻已经是过去时，不能满足某些电路的过零点准确触发的要求；(3)如图2所示，利用变压器或电压互感器将市电转换为同频同相的低压信号，采用光耦在交流电压接近过零点时产生负脉冲，微处理器外部中断产生时刻作为过零点时刻。该电路在外部中断产生的时刻并不是严格零点时刻，误差较大。且光耦导通时间较长，即光耦电流由零变为导通电流这个渐变过程较长，导致光耦特性边缘时间差异明显，实验测试测得两个光耦导通性能差别的最大时间差达到50μs，这为要求较高的设备使用该电路进行同步信号制造很大麻烦。同时，受光耦导通电流的限制，该电路能够检测的交流信号幅度范围较窄，电路包含变压器或电压互感器，增大了设备体积和质量。
技术实现思路
本专利技术所要解决的问题是，针对现有的过零点检测电路及方法存在着抗干扰差、电路复杂、功耗大、检测信号幅度范围窄等缺陷，提出一种简单可靠，功耗低，抗干扰性强的超低功耗高精度交流电压过零点检测电路；并提供适用性强，应用范围广，自由度大,运用灵活的超低功耗高精度交流电压过零点检测方法。解决其问题采用的技术方案是：一种超低功耗高精度交流电压过零点检测电路，其特征是，它包括：信号采样及调理单元、模拟锁相环单元、存储器寻址地址产生单元、EEPROM存储器单元和微处理器单元依次电连接。所述信号采样及调理单元包括：被测交流电源Ui的输入端与半波整形电路、浪涌保护电路、脉冲调理电路和光电耦合器隔离电路相连，所述的半波整形电路包括限流电阻R5、R6、电容C3和二极管D1、D2，二极管D1的阳极接模拟地，二极管D1的阴极与限流电阻R5的一端电连接，限流电阻R5的另一端连接被测交流电源Ui的输入端，电容C3用于输入电压相位角的前移；所述的浪涌保护电路包括二极管D3和电阻R7；所述的脉冲调理电路包括电容C4、二极管D4、三极管Q1、电阻R8、上拉电阻R9和光电耦合器U1，光电耦合器U1的发射极接数字地，光电耦合器U1的集电极通过上拉电阻R9与直流电源Vcc电连接，光电耦合器U1的集电极与模拟锁相环单元的输入端电连接。所述模拟锁相环单元包括：锁相环集成电路CD4046B、四D触发器集成电路CD40175B、双四位二进制计数器集成电路CD4520B和三3输入端与门集成电路CD4073B，所述信号采样及调理单元的光电耦合器U1的集电极与模拟锁相环单元的锁相环集成电路CD4046B的输入端VCC脚连接,电阻R1的一端与锁相环集成电路CD4046B的VCO_IN脚连接,另一端与锁相环集成电路CD4046B的PCO脚连接；电阻R2的一端与锁相环集成电路CD4046B的R1_VSS脚连接,电阻R2的另一端与锁相环集成电路CD4046B的VSS脚连接；电阻R3的一端与锁相环集成电路CD4046B的R2_VSS脚连接,电阻R3的另一端与锁相环集成电路CD4046B的VSS脚连接；电阻R4的一端与集成电路CD4073B的H脚连接,另一端与锁相环集成电路CD4073B的VCC脚连接；电容C1的一端与锁相环集成电路CD4046B的VCO_IN脚连接,电容C1的另一端与锁相环集成电路CD4046B的VSS脚连接；电容C2的一端与锁相环集成电路CD4046B的CIA脚连接,电容C2的另一端与锁相环集成电路CD4046B的CIB脚连接；锁相环集成电路CD4046B的COMP_IN脚与四D触发器集成电路CD40175B的Q1脚与四D触发器集成电路CD40175B的D1脚连接；四D触发器集成电路CD40175B的CLEAR脚与四D触发器集成电路CD40175B的VCC脚连接；四D触发器集成电路CD40175B的CLK脚与双四位二进制计数器集成电路CD4520B的Q4_B脚连接；三3输入端与门集成电路CD4073B的A脚与双四位二进制计数器集成电路CD4520B的Q3_A脚连接；三3输入端与门集成电路CD4073B的B脚与双四位二进制计数器集成电路CD4520B的Q2_A脚连接；三3输入端与门集成电路CD4073B的D脚与双四位二进制计数器集成电路CD4520B的Q1_B脚连接；三3输入端与门集成电路CD4073B的E脚与双四位二进制计数器集成电路CD4520B的Q3_B脚连接；三3输入端与门集成电路CD4073B的F脚与双四位二进制计数器集成电路CD4520B的EN_B脚与双四位二进制计数器集成电路CD4520B的Q4_A脚连接；三3输入端与门集成电路CD4073B的OUT_B脚与三3输入端与门集成电路CD4073B的C脚连接；三3输入端与门集成电路CD4073B的OUT_A脚与三3输入端与门集成电路CD4073B的I脚连接；三3输入端与门集成电路CD4073B的OUT_C脚与双四位二进制计数器集成电路CD4520B的RESET_B脚与双四位二进制计数器集成电路CD4520B的RESET_A脚连接；三3输入端与门集成电路CD4073B的G脚与双四位二进制计数器集成电路CD4520B的Q1_A脚连接；双四位二进制计数器集成电路CD4520B的EN_A脚与双四位二进制计数器集成电路CD4520B的VCC脚连接；锁相环集成电路CD4046B的VCO_OUT脚分别与双四位二进制计数器集成电路CD4520B的CLK_A脚、存储器寻址地址产生单元的12位二进制串行计数器集成电路CD4040B本文档来自技高网...

【技术保护点】
1.一种超低功耗高精度交流电压过零点检测电路，其特征是，它包括：信号采样及调理单元、模拟锁相环单元、存储器寻址地址产生单元、EEPROM存储器单元和微处理器单元依次电连接。

【技术特征摘要】
1.一种超低功耗高精度交流电压过零点检测电路，其特征是，它包括：信号采样及调理单元、模拟锁相环单元、存储器寻址地址产生单元、EEPROM存储器单元和微处理器单元依次电连接。2.根据权利要求1所述的一种超低功耗高精度交流电压过零点检测电路，其特征是，所述信号采样及调理单元包括：被测交流电源Ui的输入端与半波整形电路、浪涌保护电路、脉冲调理电路和光电耦合器隔离电路相连，所述的半波整形电路包括限流电阻R5、R6、电容C3和二极管D1、D2，二极管D1的阳极接模拟地，二极管D1的阴极与限流电阻R5的一端电连接，限流电阻R5的另一端连接被测交流电源Ui的输入端，电容C3用于输入电压相位角的前移；所述的浪涌保护电路包括二极管D3和电阻R7；所述的脉冲调理电路包括电容C4、二极管D4、三极管Q1、电阻R8、上拉电阻R9和光电耦合器U1，光电耦合器U1的发射极接数字地，光电耦合器U1的集电极通过上拉电阻R9与直流电源Vcc电连接，光电耦合器U1的集电极与模拟锁相环单元的输入端电连接。3.根据权利要求1所述的一种超低功耗高精度交流电压过零点检测电路，其特征是，所述模拟锁相环单元包括：锁相环集成电路CD4046B、四D触发器集成电路CD40175B、双四位二进制计数器集成电路CD4520B和三3输入端与门集成电路CD4073B，所述信号采样及调理单元的光电耦合器U1的集电极与模拟锁相环单元的锁相环集成电路CD4046B的输入端VCC脚连接,电阻R1的一端与锁相环集成电路CD4046B的VCO_IN脚连接,另一端与锁相环集成电路CD4046B的PCO脚连接；电阻R2的一端与锁相环集成电路CD4046B的R1_VSS脚连接,电阻R2的另一端与锁相环集成电路CD4046B的VSS脚连接；电阻R3的一端与锁相环集成电路CD4046B的R2_VSS脚连接,电阻R3的另一端与锁相环集成电路CD4046B的VSS脚连接；电阻R4的一端与集成电路CD4073B的H脚连接,另一端与锁相环集成电路CD4073B的VCC脚连接；电容C1的一端与锁相环集成电路CD4046B的VCO_IN脚连接,电容C1的另一端与锁相环集成电路CD4046B的VSS脚连接；电容C2的一端与锁相环集成电路CD4046B的CIA脚连接,电容C2的另一端与锁相环集成电路CD4046B的CIB脚连接；锁相环集成电路CD4046B的COMP_IN脚与四D触发器集成电路CD40175B的Q1脚与四D触发器集成电路CD40175B的D1脚连接；四D触发器集成电路CD40175B的CLEAR脚与四D触发器集成电路CD40175B的VCC脚连接；四D触发器集成电路CD40175B的CLK脚与双四位二进制计数器集成电路CD4520B的Q4_B脚连接；三3输入端与门集成电路CD4073B的A脚与双四位二进制计数器集成电路CD4520B的Q3_A脚连接；三3输入端与门集成电路CD4073B的B脚与双四位二进制计数器集成电路CD4520B的Q2_A脚连接；三3输入端与门集成电路CD4073B的D脚与双四位二进制计数器集成电路CD4520B的Q1_B脚连接；三3输入端与门集成电路CD4073B的E脚与双四位二进制计数器集成电路CD4520B的Q3_B脚连接；三3输入端与门集成电路CD4073B的F脚与双四位二进制计数器集成电路CD4520B的EN_B脚与双四位二进制计数器集成电路CD4520B的Q4_A脚连接；三3输入端与门集成电路CD40...

【专利技术属性】
技术研发人员：何飞，
申请(专利权)人：吉林特纳普节能技术有限公司，
类型：发明
国别省市：吉林,22