用于扩展外围组件互连高速结构的系统和方法技术方案

一种示例性实施例扩展外围组件互连高速(peripheral component interconnect express，PCIe)装置包含主机PCIe结构，所述主机PCIe结构包括主根复合体。所述主机PCIe结构具有在主CPU上的总线号的第一集合和第一存储器映射输入/输出(memory mapped input/output，MMIO)空间。扩展PCIe结构包含根复合体端点(root complex endpoint，RCEP)作为所述主机PCIe结构的端点的部分。所述扩展PCIe结构具有对应地与所述总线号的第一集合和所述第一MMIO空间不同的总线号的第二集合和第二MMIO空间。

Systems and methods for extending peripheral components interconnect high-speed structures

An example embodiment extends the peripheral component interconnect high-speed (peripheral component interconnect express, PCIe) device to contain the host PCIe structure, which includes the host PCIe structure including the master root complex. The host PCIe structure has the first set of bus numbers on the main CPU and the first memory mapping input / output (memory mapped input/output, MMIO) space. The extended PCIe structure contains the root complex root complex endpoint (RCEP) as part of the endpoint of the host PCIe structure. The extended PCIe structure has a second set and a second MMIO space corresponding to the bus number corresponding to the first set of the bus number and the first MMIO space.

【技术实现步骤摘要】
用于扩展外围组件互连高速结构的系统和方法交叉申请本专利技术要求2013年6月28日递交的专利技术名称为“用于扩展外围组件互连高速结构的系统和方法(SystemandMethodforExtendedPeripheralComponentInterconnectExpressFabrics)”的美国非临时申请案第13/931,640号的在先申请优先权，该在先申请的内容以引入的方式并入本文本中。
本专利技术大体上涉及计算行业；且更确切地说涉及用于扩展外围组件互连高速(extendingperipheralcomponentinterconnectexpress，PCIe)结构的系统、方法、计算机程序产品和设备。
技术介绍
外围组件互连高速(Peripheralcomponentinterconnectexpress，PCIe)是广泛用于将各种硬件装置(例如，存储装置、网卡、声卡及类似者)附接到主中央处理单元(hostcentralprocessingunit，CPU)的高速串行计算机扩展总线标准。因为主CPU存储器配置可以是设备商自定义的，所以PCIe提供用于将各种装置连接到CPU的输入本文档来自技高网...

【技术保护点】
1.一种扩展外围组件互连高速PCIe(peripheral component interconnect express)系统，其特征在于，包括：主机PCIe结构，包括主根复合体，所述主机PCIe结构具有在主中央处理单元(central processing unit，CPU)上的总线号的第一集合和第一存储器映射输入/输出MMIO(memory mapped input/output)空间；以及扩展PCIe结构，包括根复合体端点RCEP(root complex endpoint)作为所述主机PCIe结构的一个端点，所述扩展PCIe结构具有对应地与所述总线号的第一集合和所述第一MMIO空间不同...

【技术特征摘要】
2013.06.28 US 13/931,6401.一种扩展外围组件互连高速PCIe(peripheralcomponentinterconnectexpress)系统，其特征在于，包括：主机PCIe结构，包括主根复合体，所述主机PCIe结构具有在主中央处理单元(centralprocessingunit，CPU)上的总线号的第一集合和第一存储器映射输入/输出MMIO(memorymappedinput/output)空间；以及扩展PCIe结构，包括根复合体端点RCEP(rootcomplexendpoint)作为所述主机PCIe结构的一个端点，所述扩展PCIe结构具有对应地与所述总线号的第一集合和所述第一MMIO空间不同的总线号的第二集合和第二MMIO空间。2.根据权利要求1所述的PCIe系统，其特征在于，所述RCEP是所述扩展PCIe结构和所述主机PCIe结构之间的桥。3.根据权利要求1所述的PCIe系统，其特征在于，所述第二MMIO空间被映射到所述第一MMIO空间中。4.根据权利要求3所述的PCIe系统，其特征在于，所述扩展PCIe结构的32位存储空间被映射到所述第一MMIO空间的64位MMIO空间中。5.根据权利要求3所述的PCIe系统，其特征在于，所述扩展PCIe结构的64位存储空间被映射到所述第一MMIO空间的64位MMIO空间中。6.根据权利要求1所述的PCIe系统，其特征在于，所述扩展PCIe结构的PCIe配置空间被映射到所述第一MMIO空间的64位MMIO空间中。7.根据权利要求6所述的PCIe系统，其特征在于，所述扩展PCIe结构的每个装置功能被映射到所述64位MMIO空间的对应的四个千字节。8.根据权利要求6所述的PCIe系统，其特征在于，与所述扩展PCIe结构相关联的每个装置功能的配置寄存器用于使用基址/装置/功能寻址来进行寻址。9.根据权利要求1所述的PCIe系统，其特征在于，所述总线号的第二集合包含用于所述扩展PCIe结构的至多256个唯一总线号。10.根据权利要求1所述的PCIe系统，其特征在于，所述RCEP用于隔离起源于所述扩展PCIe结构的故障。11.根据权利要求1所述的PCIe系统，其特征在于，所述扩展PCIe结构以与所述主机PCIe结构相同的方式与外围装置交互。12.一种包括在外围组件互连高速PCIe(peripheralcomponentinterconnectexpress)拓扑中的扩展PCIe结构，其特征在于，所述扩展PCIe结构包括根复合体端点RECP(rootcomplexendpoint)装置，其中所述RCEP装置被配置成主机PCIe结构的一个端点，并且其中所述扩展PCIe结构包括存储器映射输入/输出MMIO(memorymappedinput/output)空间和总线号的集合，所述扩展PCIe结构的MMIO空间被映射到所述主机PCIe的MMIO空间。13.根据权利要求12所述的扩展PCIe结构，其特征在于，所述扩展PCIe结构的MMIO空间被映射到所述主机PCIe结构的64位可寻址物理地址空间。14.根据权利要求12所述的扩展PCIe结构，其特征在于，所述RCEP装置包括一个或多个根端口。15.根据权利要求12所述的扩展PCIe结构，其特征在于，所述扩展PCIe结构包括将一个或多个端点电互连到所述RCEP装置的一个或多个交换机。16.一种用于设计外围装置的方法，其特征在于，包括：将托管扩展外围组件互连高速PCIe(peripheralcompone...

【专利技术属性】
技术研发人员：卫斯理·邵，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：广东,44